[實用新型]一種多功能AES3/EBU數字音頻異步復分接系統有效
| 申請號: | 201721910794.0 | 申請日: | 2017-12-30 |
| 公開(公告)號: | CN207732909U | 公開(公告)日: | 2018-08-14 |
| 發明(設計)人: | 何立立;周鳴籟 | 申請(專利權)人: | 蘇州大學 |
| 主分類號: | H04N21/439 | 分類號: | H04N21/439;H04N21/233 |
| 代理公司: | 蘇州創元專利商標事務所有限公司 32103 | 代理人: | 陶海鋒 |
| 地址: | 215104 江蘇*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 數字音頻信號 分接系統 數字音頻 本實用新型 高速串行 數據恢復 數字信號 發送端 分接 復接 模擬音頻信號 正碼速調整 恢復 數據流 解碼 技術處理 碼流信號 時分復用 時鐘數字 速率識別 信號保持 音頻信號 采樣率 非同步 接收端 解復用 原有的 采樣 平滑 多路 加擾 解擾 正碼 合成 發送 合并 外部 | ||
本實用新型公開了一種多功能AES3/EBU數字音頻異步復分接系統,發送端對參與復接的多路數字音頻信號經過數據恢復、解碼、速率識別、正碼速調整、時分復用、加擾等技術處理后合并成一路高速串行數據流進行發送;參與復接的數字信號,來自對模擬音頻信號進行采樣并編碼成的數字音頻信號;或來自外部直接輸入的數字信號。接收端采用數據恢復、解擾、解復用、正碼速恢復、時鐘數字平滑等技術,對發送端合成的高速串行碼流信號進行分接,對每路音頻信號的進行恢復,恢復后的信號保持了原有的采樣率。本實用新型提供的多功能AES3/EBU數字音頻異步復分接系統實現了對未知、非同步、多速率AES3/EBU數字音頻信號的復分接。
技術領域
本實用新型涉及數字音頻傳輸領域,尤其涉及一種多路AES3/EBU數字音頻信號異步復分接傳輸系統。
背景技術
隨著廣播電視數字化的普及,越來越多的演播室、工作站、轉播車等制作系統都采用數字接口對視音頻信號進行傳輸。數字音頻接口有很多標準,目前常用接口標準主要有AES3/EBU接口、S/PDIF接口、MADI接口等。S/PDIF主要用作民用數字音頻格式標準;MADI接口是以雙通道AES3/EBU接口為基礎而制定的;在專業數字音頻領域中主要使用AES3/EBU接口標準,它是Audio Engineering Society/European Broadcast Union(音頻工程師協會/歐洲廣播聯盟)的縮寫,現已成為專業數字音頻較為流行的標準,大量民用產品和專業音頻數字設備如CD機、DAT、MD機、數字調音臺、數字音頻工作站等都支持AES3/EBU接口標準。
現有的AES3/EBU數字接口設備功能單一,傳輸速率單一、固定,不能適應數字廣播電視設備多速率傳輸的需求。
發明內容
本實用新型針對現有AES3/EBU數字接口設備存在的不足,提供一種適用于演播室、工作站、轉播車等制作系統的多功能AES3/EBU數字音頻異步復分接系統。
實現本實用新型發明目的的技術方案是提供一種多功能AES3/EBU數字音頻異步復分接系統,包括發送端裝置和接收端裝置;所述的發送端裝置包括:發送端微處理器、至少2個發送端AES3/EBU音頻輸出接口、至少2個發送端模擬音頻接口、至少2個ADC模塊、至少2個發送端一位撥碼開關、至少2個二位撥碼開關、發送端24.576MHz晶振、發送端11.2896MHz晶振、發送端LVDS接口和至少2個發送端AES3/EBU音頻輸入接口;所述發送端AES3/EBU音頻輸出接口、ADC模塊、發送端一位撥碼開關、二位撥碼開關、發送端24.576MHz晶振、發送端11.2896MHz晶振、發送端LVDS接口、發送端AES3/EBU音頻輸入接口分別與發送端微處理器相連,發送端模擬音頻接口與ADC模塊相連;
所述的接收端裝置包括:接收端微處理器、接收端LVDS接口、接收端24.576MHz晶振、接收端11.2896MHz晶振、至少2個接收端AES3/EBU音頻輸出接口、至少2個接收端AES3/EBU音頻輸入接口、至少2個一位撥碼開關、至少2個接收端DAC模塊、至少2個接收端模擬音頻接口;所述接收端LVDS接口、接收端24.576MHz晶振、接收端11.2896MHz晶振、接收端AES3/EBU音頻輸出接口、接收端AES3/EBU音頻輸入接口、一位撥碼開關分別與接收端微處理器相連,接收端模擬音頻接口與接收端DAC模塊相連;所述發送端LVDS接口和接收端LVDS接口之間通過有線或無線通信模塊實現傳輸。
本實用新型技術方案中,發送端微處理器包括AES3/EBU編碼模塊、數字信號復用選擇S1模塊、發送端AES3/EBU解碼模塊、速率檢測模塊、發送端ADC控制模塊、數據同步模塊一、時分復用選擇S2模塊、數據同步模塊二、正碼速調整模塊、時分復用模塊、加擾模塊。
接收端微處理器包括數據本地恢復模塊、系統時鐘產生模塊、解擾模塊、解時分復用模塊、時鐘提取模塊、正碼速檢測模塊、正碼速恢復模塊、碼流信號選擇S1模塊、信號選擇S2模塊、接收端AES3/EBU解碼模塊、接收端DAC控制模塊。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于蘇州大學,未經蘇州大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201721910794.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種電視機頂盒遙控器
- 下一篇:一種大數據信息穩定傳輸防護設備





