[實用新型]機載主被動三維影像實時成像裝置

有效

• 申請?zhí)枺?/td>: 201721871581.1
• 申請日: 2017-12-27
• 公開（公告）號: CN207780848U
• 公開（公告）日: 2018-08-28
• 發(fā)明（設計）人: 李傳榮;賀文靜;孟凡榮;黎荊梅;胡堅;唐伶俐;周梅;周春城;吳昊昊;李偉
• 申請（專利權）人: 中國科學院光電研究院
• 主分類號: G06T15/00
• 分類號: G06T15/00;G06F15/17;G06F13/40
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 曹玲柱

1.一種機載主被動三維影像實時成像裝置，包括：

數(shù)據(jù)管理單元，其包括一片或多片F(xiàn)PGA；以及

并行處理單元，其包括一片或多片DSP，所述并行處理單元的DSP與所述數(shù)據(jù)管理單元的FPGA連接，接收FPGA發(fā)送的數(shù)據(jù)并進行三維影像生成處理。

2.根據(jù)權利要求1所述的機載主被動三維影像實時成像裝置，其中，所述數(shù)據(jù)管理單元包括1片F(xiàn)PGA、第一外部存儲器DDR3芯片、接口協(xié)議芯片以及第一配置芯片F(xiàn)lash。

3.根據(jù)權利要求2所述的機載主被動三維影像實時成像裝置，其中，所述并行處理單元包括2片DSP、第二外部存儲器DDR3芯片、第三外部存儲器DDR3芯片以及第二配置芯片F(xiàn)lash；所述2片DSP并行運行，每片所述DSP為一個獨立的并行處理節(jié)點。

4.根據(jù)權利要求3所述的機載主被動三維影像實時成像裝置，其中，每片DSP與FPGA之間均采用串行快速輸入輸出口SRIO、串行總線IIC以及通用輸入輸出口GPIO互聯(lián)。

5.根據(jù)權利要求1所述的機載主被動三維影像實時成像裝置，其中，所述DSP為多核DSP；所述FPGA包括：

CCD數(shù)據(jù)接收單元，其通過Camera Link接口接收CCD影像數(shù)據(jù)并進行數(shù)據(jù)解析和有效數(shù)據(jù)提取；

CCD數(shù)據(jù)緩存單元，與所述CCD數(shù)據(jù)接收單元連接，接收所述CCD數(shù)據(jù)接收單元發(fā)送的CCD影像數(shù)據(jù)并利用Block RAM進行CCD影像數(shù)據(jù)的緩存；

主控制器，用于控制FPGA的時序邏輯和狀態(tài)轉(zhuǎn)移；

第一地址控制器，其同時與所述主控制器及所述CCD數(shù)據(jù)緩存單元連接，根據(jù)所述主控制器的控制提供CCD數(shù)據(jù)緩存的讀寫地址、使能信號；

激光測距數(shù)據(jù)接收單元，其通過RS422接口接收激光測距數(shù)據(jù)，并進行串并轉(zhuǎn)換、數(shù)據(jù)解析；

激光測距數(shù)據(jù)緩存單元，與所述激光測距數(shù)據(jù)接收單元連接，接收所述激光測距數(shù)據(jù)接收單元發(fā)送的激光測距數(shù)據(jù)，并利用Block RAM進行激光測距數(shù)據(jù)的緩存；

第二地址控制器，同時與所述主控制器及所述激光測距數(shù)據(jù)緩存單元連接，根據(jù)所述主控制器的控制提供激光測距數(shù)據(jù)緩存的讀寫地址、使能信號；

激光測距數(shù)據(jù)粗差改正單元，與所述激光測距數(shù)據(jù)緩存單元連接，根據(jù)距離閾值對激光測距數(shù)據(jù)中的粗差點進行濾除，并采用內(nèi)插方法對漏點進行補充，以進行粗差改正；

位置姿態(tài)數(shù)據(jù)接收單元，其通過RS232接口接收位置姿態(tài)數(shù)據(jù)；

位置姿態(tài)數(shù)據(jù)緩存單元，與所述位置姿態(tài)數(shù)據(jù)接收單元連接，接收所述位置姿態(tài)數(shù)據(jù)接收單元發(fā)送的位置姿態(tài)數(shù)據(jù)，并利用FIFO進行位置姿態(tài)數(shù)據(jù)的緩存；

位置姿態(tài)數(shù)據(jù)處理單元，與所述主控制器連接，根據(jù)時間碼計算CCD影像數(shù)據(jù)獲取時刻、激光雷達測距數(shù)據(jù)獲取時刻所對應的位置姿態(tài)數(shù)據(jù)；

時間配準及數(shù)據(jù)打包單元，其根據(jù)時間同步關系，進行CCD影像數(shù)據(jù)、激光雷達測距數(shù)據(jù)以及位置姿態(tài)數(shù)據(jù)的配準；

SRIO控制器，其通過SRIO接口與所述多核DSP互聯(lián)，以進行原始數(shù)據(jù)、結果數(shù)據(jù)的傳輸；以及

PCIe控制器，其通過PCIe總線進行通信，靜態(tài)/動態(tài)檢校輔助數(shù)據(jù)注入、指令發(fā)布、狀態(tài)監(jiān)控、結果數(shù)據(jù)上傳。

6.根據(jù)權利要求1所述的機載主被動三維影像實時成像裝置，其中，每片DSP具有8個處理核，其中，0核作為主控核，1-5核作為點云解算從核，6-7核作為融合從核。

7.根據(jù)權利要求6所述的機載主被動三維影像實時成像裝置，其中，每片DSP的主控核通過SRIO接口與FPGA連接。

8.根據(jù)權利要求1所述的機載主被動三維影像實時成像裝置，其中，所述數(shù)據(jù)管理單元包括以下多個外部接口的至少其中之一：Cameral link、RS232以及RS422。

9.根據(jù)權利要求1所述的機載主被動三維影像實時成像裝置，其中，所述FPGA利用PCIe總線與上位機進行數(shù)據(jù)傳輸，利用LVDS總線與擴展板卡進行互聯(lián)，利用Camera Link總線接收光學相機的影像數(shù)據(jù)，利用RS422串行總線接收激光雷達的測距數(shù)據(jù)，利用RS232接收POS/IMU的位置姿態(tài)數(shù)據(jù)。