[實用新型]低漏電流深溝槽功率MOS器件

有效

• 申請號: 201721813189.1
• 申請日: 2017-12-22
• 公開（公告）號: CN208045505U
• 公開（公告）日: 2018-11-02
• 發明（設計）人: 黃彥智;陸佳順;楊潔雯
• 申請（專利權）人: 蘇州硅能半導體科技股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/423;H01L27/088
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 馬明渡;王健

本實用新型涉及一種低漏電流深溝槽功率MOS器件，所述MOS器件包括至少2個功率MOS器件單胞，所述功率MOS器件單胞進一步包括：位于硅片背面的重摻雜P摻雜漏極區，位于所述漏極區上方的輕摻雜P摻雜雜質外延層；位于所述外延層上方的N摻雜阱層；相鄰所述功率MOS器件單胞之間通過N摻雜阱層隔離，相鄰功率MOS器件單胞之間的N摻雜阱層內具有一P摻雜深阱部，此P摻雜深阱部的上端延伸至N摻雜阱層的上表面，所述P摻雜深阱部的下端延伸至N摻雜阱層的下部區域。本實用新型低漏電流深溝槽功率MOS器件加強了器件的可靠性和并改善了崩潰效應，有助于組件在反向偏壓時，使電場曲線趨于平緩，改善漏電流的增加程度，進而使崩潰效應不容易產生。

技術領域

本實用新型涉及溝槽式功率MOS器件技術領域，具體涉及一種低漏電流深溝槽功率MOS器件。

背景技術

在半導體集成電路中，現有典型的溝槽型功率MOS 器件由下至上包括硅襯底、漏極、體區、源區、柵極溝槽、接觸孔、層間電介質和頂層金屬，柵極溝槽內依次生長柵氧和多晶硅。目前普通的溝槽型功率MOS 器件，影響柵極電阻的因素主要是溝槽尺寸以及多晶硅參雜濃度。現有的溝槽型功率MOS 器件普遍存在的問題是柵極電阻較高。

隨著產品應用的發展，對功率MOS器件的開關速度和開關損耗的要求越來越高，其中開關損耗占據總損耗70％左右，普通的溝槽式MOS器件在開關特性上顯得越來越不足，如何提高開關速度并降低開關損耗對于節能及高頻應用具有十分重要的意義。但是，該技術的不足在于只能降低約30％左右柵-漏電容Cgd，仍然不能滿足節能及高頻應用的需求。

因此，如何進一步加強了器件的可靠性和并改善了崩潰效應，有助于組件在反向偏壓時（Vds bias），使電場曲線趨于平緩，改善漏電流的增加程度，成為本技術領域技術人員的努力方向。

發明內容

本實用新型目的是提供一種低漏電流深溝槽功率MOS器件，該低漏電流深溝槽功率MOS器件加強了器件的可靠性和并改善了崩潰效應，有助于組件在反向偏壓時（Vdsbias），使電場曲線趨于平緩，改善漏電流的增加程度，進而使崩潰效應不容易產生，且降低了柵極電荷，從而提高開關速度和降低開關損耗。

為達到上述目的，本實用新型采用的技術方案是：一種低漏電流深溝槽功率MOS器件，所述MOS器件包括至少2個功率MOS器件單胞，所述功率MOS器件單胞進一步包括：位于硅片背面的重摻雜P摻雜漏極區，位于所述漏極區上方的輕摻雜P摻雜雜質外延層；位于所述外延層上方的N摻雜阱層；位于所述N摻雜阱層并伸入所述外延層的溝槽；在所述N摻雜阱層上部且在所述溝槽四周形成具有P摻雜源極區，所述溝槽內設有一個柵極導電多晶硅和一個屏蔽柵導電多晶硅，屏蔽柵導電多晶硅位于柵極導電多晶硅下方；所述柵極導電多晶硅兩側與溝槽內壁之間設有絕緣柵氧化層；所述屏蔽柵導電多晶硅兩側及底部均由屏蔽柵氧化層包圍，所述柵極導電多晶硅與屏蔽柵導電多晶硅由導電多晶硅間絕緣介質層隔開，相鄰所述功率MOS器件單胞之間通過N摻雜阱層隔離；

相鄰所述功率MOS器件單胞之間通過N摻雜阱層隔離，相鄰功率MOS器件單胞之間的N摻雜阱層內具有一P摻雜深阱部，此P摻雜深阱部的上端延伸至N摻雜阱層的上表面，所述P摻雜深阱部的下端延伸至外延層的下部區域，所述P摻雜深阱部的深度與溝槽的深度比例為10：（4~6）。

上述技術方案中的有關內容解釋如下：

1、上述方案中，所述屏蔽柵氧化層的厚度大于所述絕緣柵氧化層的最小厚度。

2、上述方案中，所述溝槽頂部淀積有絕緣介質層，并在位于柵極導電多晶硅上方和源極區上方的絕緣介質層分別開孔，在孔內設有金屬連線，分別實現柵極導電多晶硅和源極區電性連接。

3、上述方案中，所述N摻雜阱層的深度與P摻雜雜質外延層的深度比例為1：（4~8）。

由于上述技術方案運用，本實用新型與現有技術相比具有下列優點和效果：