[實(shí)用新型]一種基于PCIe3.0接口的信號(hào)采集和實(shí)時(shí)信號(hào)處理模塊

有效

• 申請(qǐng)?zhí)枺?/td>: 201721782457.8
• 申請(qǐng)日: 2017-12-19
• 公開（公告）號(hào): CN207503222U
• 公開（公告）日: 2018-06-15
• 發(fā)明（設(shè)計(jì)）人: 林照檳
• 申請(qǐng)（專利權(quán)）人: 國蓉科技有限公司
• 主分類號(hào): G06F13/42
• 分類號(hào): G06F13/42
• 代理公司: 成都君合集專利代理事務(wù)所(普通合伙) 51228
• 代理人: 張鳴潔

本實(shí)用新型公開了一種基于PCIe3.0接口的信號(hào)采集和實(shí)時(shí)信號(hào)處理模塊，包括FMC子板，所述FMC子板上安裝有用于接收射頻信號(hào)的ADC采樣子卡，所述ADC采樣子卡連接有用于信號(hào)預(yù)處理和高速數(shù)據(jù)傳輸?shù)腇PGA1，所述FPGA1連接有用于接收高速串行數(shù)據(jù)、進(jìn)行數(shù)字信號(hào)二次處理和監(jiān)控運(yùn)行狀態(tài)的FPGA2，所述FPGA2連接有PCIe3.0接口和緩沖池，所述FPGA1連接有RS422接口。本實(shí)用新型可以進(jìn)行射頻直接采集，同時(shí)可以將采集到的射頻信號(hào)實(shí)時(shí)的傳入計(jì)算機(jī)內(nèi)存空間，支持的最大采樣率為3200Msps。這種方案設(shè)計(jì)包含大規(guī)模邏輯器件，可以通過信號(hào)處理上傳處理結(jié)果，也可以上傳直接采樣數(shù)據(jù)，將原始信號(hào)進(jìn)行存儲(chǔ)，然后進(jìn)行反演分析,這種方案設(shè)計(jì)具有更高的性能和通用性。

技術(shù)領(lǐng)域

本實(shí)用新型涉及高寬帶信號(hào)采集和處理技術(shù)領(lǐng)域，具體的說，是一種基于PCIe3.0接口的信號(hào)采集和實(shí)時(shí)信號(hào)處理模塊。

背景技術(shù)

目前采集處理模塊方案，一種實(shí)現(xiàn)方案是，通過變頻模塊將信號(hào)變頻到中頻（70MHZ）進(jìn)行采集處理，無法進(jìn)行射頻直接采集，這種方案無法進(jìn)行大帶寬信號(hào)處理；另一種方案是采用寬帶ADC，但采樣率設(shè)置得較低（＜500MSps）進(jìn)行數(shù)據(jù)采集，將處理后的數(shù)據(jù)上傳到顯示控制設(shè)備進(jìn)行分析、處理，這種方案無法進(jìn)行高帶寬原始數(shù)據(jù)的反演分析。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于提供一種基于PCIe3.0接口的信號(hào)采集和實(shí)時(shí)信號(hào)處理模塊，用于解決現(xiàn)有技術(shù)中無法同時(shí)實(shí)現(xiàn)寬帶信號(hào)的實(shí)時(shí)采集和原始數(shù)據(jù)反演分析的問題。

為了達(dá)到上述目的，本實(shí)用新型通過下述技術(shù)方案實(shí)現(xiàn)：

一種基于PCIe3.0接口的信號(hào)采集和實(shí)時(shí)信號(hào)處理模塊，包括FMC子板，所述FMC子板上安裝有用于接收射頻信號(hào)的ADC采樣子卡，所述ADC采樣子卡連接有用于信號(hào)預(yù)處理和高速數(shù)據(jù)傳輸?shù)腇PGA1，所述FPGA1連接有用于接收高速串行數(shù)據(jù)、進(jìn)行數(shù)字信號(hào)二次處理和監(jiān)控運(yùn)行狀態(tài)的FPGA2，所述FPGA2連接有PCIe3.0接口和緩沖池，所述FPGA1連接有RS422接口。

工作原理：

在FMC子板上安裝ADC采樣子卡，并將FPGA1與FMC子板上的FMC_HPC連接器連接，從而使FPGA1與ADC采樣子卡通信連接。ADC采樣子卡完成射頻寬帶信號(hào)的采集，F(xiàn)PGA1完成ADC采樣子卡的初始化和配置管理，接收ADC采樣子卡采集的信號(hào)，對(duì)信號(hào)進(jìn)行預(yù)處理并將處理后的高速數(shù)據(jù)傳輸至FPGA2；FPGA2將從FPGA1接收的高速串行數(shù)據(jù)送至緩沖池緩存，再從緩沖池中提取數(shù)據(jù)進(jìn)行二次處理，并將二次處理后的數(shù)據(jù)通過PCIe3.0接口傳輸至PC端。FPGA2具有運(yùn)行狀態(tài)監(jiān)控功能，通過與PC端的數(shù)據(jù)交互，支持參數(shù)回傳及狀態(tài)反饋。FMC_HPC是指具有400個(gè)引腳的采用FMC標(biāo)準(zhǔn)的高引腳連接器，支持2Gb/s的單端和差分信號(hào)傳輸速率，且到FPGA1的傳輸速率高達(dá)10Gb/s。FPGA1設(shè)置有客戶自由開發(fā)單元，供客戶根據(jù)需求對(duì)采集到的信號(hào)進(jìn)行下變頻、FFT、解調(diào)等處理，F(xiàn)PGA1與FPGA2之間進(jìn)行高速數(shù)據(jù)傳輸，可以傳輸處理結(jié)果，也可以直接傳輸采樣數(shù)據(jù)至FPGA2，F(xiàn)PGA2將原始信號(hào)進(jìn)行存儲(chǔ)，大容量緩沖池保證數(shù)據(jù)實(shí)時(shí)傳輸，實(shí)現(xiàn)寬帶信號(hào)的實(shí)時(shí)采集和反演分析；也可以與PC端的GPU卡配合使用，實(shí)現(xiàn)寬帶信號(hào)的實(shí)時(shí)解調(diào)、特征值提取等功能，具有更高的性能和通用性。將寬帶信號(hào)采集和高速PCIe3.0數(shù)據(jù)傳輸相結(jié)合，能夠?qū)崿F(xiàn)3.6Gsps單通道或1.8Gsps雙通道信號(hào)采集，模擬帶寬達(dá)2.7GHZ。PCIe3.0可以實(shí)現(xiàn)高速信號(hào)的傳輸。

進(jìn)一步地，所述ADC采樣子卡包括模數(shù)轉(zhuǎn)換器和與所述模數(shù)轉(zhuǎn)換器連接的觸發(fā)信號(hào)端口、壓控振蕩器和鎖相環(huán)，所述壓控振蕩器和鎖相環(huán)連接有外部時(shí)鐘/參考端口，所述壓控振蕩器、鎖相環(huán)和模數(shù)轉(zhuǎn)換器與所述FMC子板上的FMC_HPC連接。

工作原理：