[實用新型]半導體器件

有效

• 申請號: 201721721026.0
• 申請日: 2017-12-12
• 公開（公告）號: CN207489874U
• 公開（公告）日: 2018-06-12
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 由元;武晨燕

本實用新型提供一種半導體器件，包括半導體襯底上形成的有源區、溝槽隔離結構、字線和位線；位線之間設有接觸窗，接觸窗中設有源極觸點和間隔壁；源極觸點與間隔壁之間設有擴展區以使源極觸點顯露的端面面積大于間隔壁圍成的面積，并形成存儲節點接觸。本實用新型通過增加源極觸點顯露端面的接觸面積，使存儲節點接觸和源極觸點的接合層接觸面積最大化，提高半導體器件的導電性能。

技術領域

本實用新型涉及半導體制造領域，具體涉及一種半導體器件。

背景技術

存儲器通常包括存儲電容器以及連接到所述存儲元件的存儲晶體管，所述存儲電容器用來存儲代表存儲信息的電荷。所述存儲晶體管中形成有源區、漏區和柵極結構。所述柵極結構連接至字線，用于控制所述源區和漏區之間的電流流動。所述源區用于構成位線接觸區，用以連接至位線，所述漏區用于構成存儲節點接觸區，以連接至存儲電容器。其中，在將所述存儲節點接觸區連接至所述存儲電容器時，通常需在所述存儲節點接觸區上形成存儲節點接觸，以通過所述存儲節點接觸實現存儲節點接觸區和所述存儲電容器之間的電性連接。

隨著半導體接觸制造工藝變得更精細，而且存儲節點接觸形成在半導體襯底上，以至于設計規則減小之前相比節點之間的間隔變得更窄，存儲節點接觸與存儲節點接觸區之間無法充分接觸，則導致接觸界面的金屬接合層生長不穩定，從而產生較大的接觸電阻，對存儲器的性能產生不利的影響，影響嚴重時，器件不能正常工作。

實用新型內容

本實用新型實施例提供一種半導體器件以至少解決現有技術中的以上技術問題。

為達到上述目的，本實用新型實施例提供一種半導體器件，包括：

半導體襯底，所述半導體襯底中形成有源區、隔離各所述有源區的溝槽隔離結構、多條字線以及所述半導體襯底上形成多條位線；

位線隔離結構，形成于所述半導體襯底上并覆蓋所述位線；其中，所述有源區上形成接觸窗，形成于所述位線隔離結構之間，并且所述接觸窗底部顯露所述有源區的源極區；

源極觸點，設置于所述有源區在相鄰兩所述字線之外的源極區上并位于所述接觸窗底部；

間隔壁，形成于所述位線隔離結構在所述接觸窗內的側壁上，在所述間隔壁下端面與所述源極觸點之間形成有擴展間隙，相鄰所述間隔壁之間形成為通道孔，所述擴展間隙與所述間隔壁之間的所述通道孔連通；

存儲節點接觸，形成于所述源極觸點上，所述存儲節點接觸依照高度分為形成于所述通道孔內的填孔部以及填充于所述擴展間隙的擴展底部，使得所述擴展底部在和所述源極觸點的接合面積不小于所述填孔部沿水平方向截取的截面積。

在一可實施方式中，所述有源區包括在所述半導體襯底中形成的多條棒狀有源區，所述溝槽隔離結構位于所述棒狀有源區之間，所述棒狀有源區與所述溝槽隔離結構沿第一方向交替排列在所述半導體襯底上，所述字線沿第二方向掩埋于所述半導體襯底中，并且所述第一方向和所述第二方向相交，所述位線沿第三方向設置在所述半導體襯底表面，并且所述第三方向與所述第二方向垂直。

在一可實施方式中，還包括：

位線觸點，設置于所述有源區在相鄰兩所述字線之間的漏級區上并位于所述位線和所述有源區的交迭區域中。

在一可實施方式中，所述擴展間隙的高度不大于15nm。

在一可實施方式中，所述位線隔離結構包括：

第一隔離層，形成于所述位線上；及

第二隔離層，形成于所述位線側壁、所述第一隔離層側壁和頂部；

所述第二隔離層包括：

內層絕緣層，設置于所述位線和所述第一隔離層側面；

氧化層，設置于所述內層絕緣層側面上；及