[實用新型]基于脈沖吞咽多模分頻器的低功耗全數字的快速自動頻率校準電路

有效

• 申請號: 201721473107.3
• 申請日: 2017-11-07
• 公開（公告）號: CN207460136U
• 公開（公告）日: 2018-06-05
• 發明（設計）人: 李浩明;李國儒;劉家瑞;王騰佳;周蘇萍;王曉鋒;沈玉鵬;陳旭斌
• 申請（專利權）人: 杭州城芯科技有限公司
• 主分類號: H03L7/197
• 分類號: H03L7/197;H03L7/099
• 代理公司: 杭州天昊專利代理事務所(特殊普通合伙) 33283
• 代理人: 董世博

本實用新型公開了基于脈沖吞咽多模分頻器的低功耗全數字的快速自動頻率校準電路，包括數字電路和脈沖吞咽多模分頻器；所述脈沖吞咽多模分頻器包括脈沖計數器、吞咽計數器和預分頻器，預分頻器與脈沖計數器、吞咽計數器連接，并將分頻信號傳輸給脈沖計數器、吞咽計數器，所述吞咽計數器將信號處理后回傳給預分頻器，所述脈沖計數器與數字電路連接，并傳輸瞬時計數信號給數字電路；參考時鐘信號與數字電路連接，并作為數字電路的主時鐘；本實用新型提出一種全新的通過數字方法實現的快速校正的基于脈沖吞咽多模分頻器的低功耗全數字的快速自動頻率校準電路，既可以規避模擬校準方法功耗高、面積大的弊端，同時和傳統數字方法相比，大幅度提高了頻率校準的速度。

技術領域

本實用新型涉及射頻、模擬集成電路領域，更具體的說，它涉及基于脈沖吞咽多模分頻器的低功耗全數字的快速自動頻率校準電路。

背景技術

目前，小數分頻頻率綜合器中的壓控振蕩器（VCO）的調諧增益會影響其自身的相位噪聲大小。調諧增益越小，相位噪聲越小。寬頻帶的頻率綜合器需要一個頻率覆蓋范圍廣的VCO，如果寬頻帶的VCO仍然采用一根調諧曲線，將會產生很大的調諧增益，勢必會惡化相位噪聲性能。

目前通常的做法是在VCO中采用數字控制的開關電容陣列，將一根調諧曲線劃分成多根調諧曲線（多個子帶），降低調諧增益。這樣可以在覆蓋寬頻帶范圍的同時，有效提高相位噪聲性能。但是采用這樣的結構就需要在環路鎖定之前選擇出與目標頻率的誤差最小的子帶，這就需要自動頻率校準電路（AFC）。主流設計中一般采用數字方法實現AFC的功能，這樣做既可以節省面積和功耗，同時還可以輕松的移植到不同工藝制程的芯片。

然而傳統的AFC算法是在一個單位計數時間內，記錄參考時鐘Fref和反饋時鐘Fdiv計數值并比較大小，然后根據結果移動VCO的子帶。但是這種方法存在的問題就是需要較長的計數時間才能得到相對合適的誤差（為了得到和本文方法相同的精度，計數時間應為本方法的計數周期2^N乘于預分頻器的分頻倍數，預分頻器的分頻倍數一般為4或者8），傳統方法的校準速度慢，無法滿足快速頻率切換的需求。如果需要實現快速校準的功能，也可以使用數字電路直接對VCO輸出進行計數。但當頻率較高時，數字電路的速度受到限制，將無法滿足高頻信號的時序要求。為了滿足快速校準的需求，也有一種實現方式是采用模擬方法設計高速計數器，直接對VCO輸出頻率計數。但是這種方法的弊端正如上文所提，失去了數字方法的優勢，面積和功耗非常大。

因此，需要一種全新的通過數字方法實現的快速校準的方法，既可以規避模擬方法的弊端，同時和傳統數字方法相比，并可以大幅度提高頻率校準的速度。

發明內容

本實用新型克服了現有技術的不足，提出一種全新的通過數字方法實現的快速校準的基于脈沖吞咽多模分頻器的低功耗全數字的快速自動頻率校準電路，既可以規避模擬方法的弊端，同時和傳統數字方法相比，大幅度提高了頻率校準的速度。

本實用新型的技術方案如下：

基于脈沖吞咽多模分頻器的低功耗全數字的快速自動頻率校準電路，包括數字電路和脈沖吞咽多模分頻器；所述脈沖吞咽多模分頻器包括脈沖計數器、吞咽計數器和預分頻器，預分頻器與脈沖計數器、吞咽計數器連接，所述脈沖計數器與數字電路連接，參考時鐘信號與數字電路連接，并作為數字電路的主時鐘。

進一步的，還包括鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器、分頻器、Delta-Sigma調制器；所述鑒頻鑒相器部分輸出端與電荷泵的開關處連接，部分輸入端與基準頻率、Delta-Sigma調制器、脈沖吞咽多模分頻器連接，所述電荷泵與環路濾波器串聯，所述壓控振蕩器與分頻器、環路濾波器、數字電路、脈沖吞咽多模分頻器連接，脈沖吞咽多模分頻器與鑒頻鑒相器、數字電路、Delta-Sigma調制器連接。