[實用新型]一種高速串行LED顯示控制接收卡

有效

• 申請號: 201721135356.1
• 申請日: 2017-09-05
• 公開（公告）號: CN207352611U
• 公開（公告）日: 2018-05-11
• 發明（設計）人: 李剛;卞榮軍
• 申請（專利權）人: 深圳市云智科技有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/40;G09G3/20;G09G3/32
• 代理公司: 深圳市德錦知識產權代理有限公司 44352
• 代理人: 丁敬偉

一種高速串行LED顯示控制接收卡，包括高速串行收發器接口電路，所述高速串行收發器接口電路包括帶有串行通信驅動的FPGA芯片，所述FPGA芯片連接有接口，其特征在于：所述FPGA芯片的輸出端口與輸入端口分別連接有第一隔離電路與第二隔離電路。通過采用本實用新型中的隔離電路，即互感線圈隔離方式，可以使隔離電壓大大提高；同時抗干擾能力提升，原電容隔離方式易受外電場干擾，改成互感線圈方式后，由原來由原來的銅軸電纜傳輸介質變為雙絞線介質，并大大提升傳輸距離。

技術領域

本實用新型涉及串行通訊領域，尤其涉及一種高速串行LED顯示控制接收卡。

背景技術

在傳統的用于控制LED顯示的接收卡中的數據傳輸方案中，主要利用PHY層芯片，存在如下問題：需要以太網PHY芯片，成本高；以太網傳輸帶寬最高1000Mbps的問題，需4對雙絞線；以太網相關協議限制的問題；以太網PHY芯片接口信號數量多的問題等等。

因此，利用PHY層芯片實現的數據傳輸方案已不能滿足現有的數據傳輸需要。

實用新型內容

本實用新型為解決現有技術中LED顯示控制接收卡中的以太網 PHY芯片不能滿足現有的數據傳輸需要的技術問題，提供一種高速串行LED顯示控制接收卡，包括高速串行收發器接口電路，所述高速串行收發器接口電路包括FPGA芯片，所述FPGA芯片連接有接口，所述 FPGA芯片包括SERDES高速串行接口,所述SERDES高速串行接口包括輸出端口與輸入端口,所述FPGA芯片的輸出端口與輸入端口分別連接有第一隔離電路與第二隔離電路；

所述第一隔離電路與FPGA芯片的輸出端口連接，所述第一隔離電路包括兩個相互感應設置的電感，所述兩個電感的起始端互為同名端，所述兩個電感的終止端互為同名端，所述兩個電感的其中一電感的起始端與第一輸出端口連接，終止端接地，另一電感的起始端連接有第一共模電感，所述第一共模電感包括輸入端與輸出端，與第一共模電感連接的電感的起始端與輸入端連接，所述輸出端與接口連接；

所述第二隔離電路與FPGA芯片的輸入端口連接，所述第二隔離電路包括兩個相互感應設置的電感，所述兩個電感的起始端互為同名端，所述兩個電感的終止端互為同名端，所述兩個電感的其中一電感的起始端與第一輸入端口連接，終止端接地，另一電感的起始端連接有第二共模電感，所述第二共模電感包括輸入端與輸出端，與第二共模電感連接的電感的起始端與輸出端連接，所述輸入端與接口連接。

進一步地，所述輸出端口為差分信號輸出端口，包括第一輸出端口與第二輸出端口；

所述第一隔離電路包括與第一輸出端口連接的第一輸出電感組以及與第二輸出端口連接的第二輸出電感組；

所述第一輸出電感組包括兩個相互感應設置的電感，所述兩個電感的起始端互為同名端，所述兩個電感的終止端互為同名端，所述兩個電感的其中一電感的起始端與第一輸出端口連接，終止端接地，另一電感的起始端連接有第一共模電感，所述第一共模電感包括第一輸入端、第二輸入端、第一輸出端以及第二輸出端，與第一共模電感連接的電感的起始端與第一輸入端連接，所述第一輸出端與接口連接；

所述第二輸出電感組也包括兩個相互感應設置的電感，所述兩個電感的起始端互為同名端，所述兩個電感的終止端互為同名端，所述兩個電感的其中一電感的起始端與第一輸出端口連接，終止端接地，另一電感的起始端連接有第一共模電感，與第一共模電感連接的電感的起始端與第二輸入端連接，所述第二輸出端與接口連接。

進一步地，所述第二隔離電路與FPGA芯片的輸入端口連接，所述輸入端口為差分信號輸入端口，包括第一輸入端口與第二輸入端口；

所述第二隔離電路包括與第一輸入端口連接的第一輸入電感組以及與第二輸入端口連接的第二輸入電感組；