[實用新型]包含連接條的裝置

有效

• 申請號: 201721107224.8
• 申請日: 2017-08-31
• 公開（公告）號: CN207265047U
• 公開（公告）日: 2018-04-20
• 發明（設計）人: P·波伊文;D·里斯圖伊尤
• 申請（專利權）人: 意法半導體（克洛爾2）公司;意法半導體(魯塞)公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華,張昊

本申請要求于2017年1月23日提交的法國專利申請第1750540號的優先權，其公開內容通過整體引用而并入法律允許的最大范圍。

技術領域

本申請涉及集成電路領域，更具體地，涉及包含連接條的裝置，例如，生產在集成電路的元件之間(例如在形成于薄絕緣體上硅(SOI)層中的多個晶體管的源極之間)形成電連接的連接條。

背景技術

SOI晶體管是體硅晶體管的替代品。SOI晶體管形成在通過一層絕緣體(通常是二氧化硅)與硅晶片分離的薄硅層中和上。

已經觀察到，在許多情況下，其中連接條連接電路的多個元件的SOI集成電路包含缺陷。

實用新型內容

因此，一個實施例提供了一種包含連接條的裝置，包括：集成電路，包含待互連的分開的第一電路區；和連接條，由以下部分組成：主部，由在分開的第一電路區上方延伸的導電條帶形成，除了在待互連的分開的第一電路區處，導電條帶通過電介質與集成電路分開；和次部，由通過電介質的第一導電焊盤形成，每個第一導電焊盤從一個第一電路區垂直延伸至導電條帶。

在某些實施例中，待互連的分開的第一電路區是集成電路的晶體管的源極區或漏極區。

在某些實施例中，集成電路還包括分開的第二電路區，并且還包括用于連接至分開的第二電路區的第二導電焊盤，其中第一導電焊盤的高度小于第二導電焊盤的高度。

在某些實施例中，導電條帶的頂部與第二導電焊盤的頂部共面。

在某些實施例中，導電條帶和第一導電焊盤由鎢制成。

附圖說明

在以下對特定實施例的非限制性描述中詳細描述了這些特征和優點以及其它特征，這些描述參考附圖給出，其中：

圖1是通過其源極連接的三個SOI晶體管的局部示意透視圖；

圖2A和圖2B是示出形成三個晶體管公共連接的步驟的截面圖；

圖3是連接條的一個實施例的部分示意性透視圖；

圖4A至圖4C是示出用于制造連接條的工藝的一個實施例的步驟的橫截面圖；和

圖5是示出用于制造連接條的工藝的另一實施例的步驟的橫截面圖。

具體實施方式

相同的元件在各圖中被相同的參考標號引用，另外，并未按比例繪制各種示圖。為了清楚起見，僅示出了對所描述的實施例的理解有用的那些元件，并且是詳細示出。

在下文的描述中，當提到諸如術語“前”、“上方”、“上”等的位置描述或諸如術語“垂直”等的定向描述時，所做的參考基于在圖中討論的元件的方位。

圖1是形成在薄絕緣體上硅(SOI)層中和上的三個晶體管10的局部示意透視圖。每個晶體管形成在限定在薄硅層中的有源區中和上。每個晶體管包括柵極12、漏極區14和源極區16。每個有源區位于通常由二氧化硅制成的稱為BOX(用于掩埋氧化物)的絕緣體層18上。層18本身形成在硅晶片20上。

在這里考慮的具體情況下，在每個晶體管和其相鄰晶體管之間的硅晶片20中形成絕緣體填充的溝槽22。

導電焊盤(觸點)24允許對晶體管10的漏極區14進行電連接。柵極連接未示出，但是也可以使用導電焊盤(觸點)進行類似的制作。

為了將三個晶體管的源極區彼此電連接，一個解決方案在于形成連接條。圖1示出了與三個源極區的物理和電接觸中形成的垂直導電條帶25，其被電連接并構成連接條。

圖2A和圖2B是示出用于制造圖1中示意性示出的連接條25的工藝的步驟的橫截面圖。這些視圖是與晶體管10的源極區正交的平面A-A。

圖2A是在其源極區尚未電連接的三個SOI晶體管10的橫截面圖。在晶片20中，已經形成絕緣體填充的溝槽22(例如彼此相等的距離)，將晶片20的未蝕刻部分26留在有源區16下方(應注意，在圖1的一方面以及圖2A和圖2B的另一方面未被按照相同比例繪制)。包括部分26的晶片20被絕緣體22覆蓋。絕緣體22被蝕刻停止材料的薄層27覆蓋，例如氮化硅。層27的厚度例如包括在30和50nm之間，并且例如是40nm。層27被絕緣體的另一層28覆蓋，例如氧化硅。層28覆蓋晶體管的所有結構，特別是柵極。層28的上表面已被平坦化。層28例如具有約150nm的厚度。

圖2B是在參考圖2A描述其結果之后的步驟之后的圖1的三個SOI晶體管的橫截面圖。該步驟的目的是為源極區16移除覆蓋，以便可以將它們與導電條帶25電連接。