[實(shí)用新型]半導(dǎo)體結(jié)構(gòu)及扇出型封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201720957269.8
• 申請(qǐng)日: 2017-08-02
• 公開（公告）號(hào): CN207217505U
• 公開（公告）日: 2018-04-10
• 發(fā)明（設(shè)計(jì)）人: 陳彥亨;林正忠
• 申請(qǐng)（專利權(quán)）人: 中芯長(zhǎng)電半導(dǎo)體（江陰）有限公司
• 主分類號(hào): H01L23/31
• 分類號(hào): H01L23/31;H01L23/48;H01L23/488;H01L21/56;H01L21/60
• 代理公司: 上海光華專利事務(wù)所(普通合伙)31219
• 代理人: 余明偉

技術(shù)領(lǐng)域

本實(shí)用新型涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種半導(dǎo)體結(jié)構(gòu)及扇出型封裝結(jié)構(gòu)。

背景技術(shù)

更低成本、更可靠、更快及更高密度的電路是集成電路封裝追求的目標(biāo)。在未來，集成電路封裝將通過不斷減小最小特征尺寸來提高各種電子元器件的集成密度。目前，先進(jìn)的封裝方法包括：晶圓片級(jí)芯片規(guī)模封裝(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圓級(jí)封裝(Fan-Out Wafer Level Package，F(xiàn)OWLP)，倒裝芯片(Flip Chip)，疊層封裝(Package on Package，POP)等等。

扇出型晶圓級(jí)封裝是一種晶圓級(jí)加工的嵌入式芯片封裝方法，是目前一種輸入/輸出端口(I/O)較多、集成靈活性較好的先進(jìn)封裝方法之一。扇出型晶圓級(jí)封裝相較于常規(guī)的晶圓級(jí)封裝具有其獨(dú)特的優(yōu)點(diǎn)：①I/O間距靈活，不依賴于芯片尺寸；②只使用有效裸片(die)，產(chǎn)品良率提高；③具有靈活的3D封裝路徑，即可以在頂部形成任意陣列的圖形；④具有較好的電性能及熱性能；⑤高頻應(yīng)用；⑥容易在重新布線層(RDL)中實(shí)現(xiàn)高密度布線。目前，扇出型晶圓級(jí)封裝方法一般為：提供襯底，在襯底表面形成剝離膠層；采用芯片鍵合工藝將半導(dǎo)體芯片正面朝下倒裝鍵合到所述剝離膠層上；采用注塑工藝將半導(dǎo)體芯片塑封于塑封材料層中；去除襯底和剝離膠層；在塑封材料層上光刻、電鍍出重新布線層(Redistribution Layers，RDL)；在重新布線層上光刻、電鍍形成凸塊下金屬層(UBM)；在UBM上進(jìn)行植球回流，形成焊料凸塊。然而，上述封裝結(jié)構(gòu)的制備工藝中使用的剝離膠層一般為感壓膠帶或感壓膠涂層，在去除襯底和剝離膠層之后，在半導(dǎo)體芯片的正面會(huì)殘留有感壓膠，感壓膠的殘留會(huì)影響重新布線層與半導(dǎo)體芯片的電連接，從而影響封裝結(jié)構(gòu)的性能。

實(shí)用新型內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本實(shí)用新型的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及扇出型封裝結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中的扇出型晶圓級(jí)封裝結(jié)構(gòu)在去除襯底和剝離膠層之后在半導(dǎo)體芯片的正面會(huì)有感壓膠殘留，進(jìn)而影響封裝結(jié)構(gòu)的性能的問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本實(shí)用新型提供一種半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括：

襯底；

剝離膠層，位于所述襯底的上表面；

塑封材料層，位于所述剝離膠層的上表面；所述塑封材料層包括相對(duì)的第一表面及第二表面，所述塑封材料層的第一表面與所述剝離膠層的上表面相接觸；

半導(dǎo)體芯片，塑封于所述塑封材料層內(nèi)，且正面朝向倒裝鍵合于所述剝離膠層的上表面；

環(huán)氧樹脂層，塑封于所述塑封材料層內(nèi)，且位于所述半導(dǎo)體芯片與所述剝離膠層之間，以使得所述半導(dǎo)體芯片的正面相較于所述塑封材料層的第一表面內(nèi)凹預(yù)設(shè)深度。

優(yōu)選地，所述剝離膠層包括感壓膠帶或感壓膠涂層。

本實(shí)用新型還提供一種扇出型封裝結(jié)構(gòu)，所述扇出型封裝結(jié)構(gòu)包括：

塑封材料層，所述塑封材料層包括相對(duì)的第一表面及第二表面；

半導(dǎo)體芯片，塑封于所述塑封材料層內(nèi)，且所述半導(dǎo)體芯片的正面相較于所述塑封材料層的第一表面內(nèi)凹預(yù)設(shè)深度；

重新布線層，位于所述塑封材料層的第一表面，且與所述半導(dǎo)體芯片電連接；

焊料凸塊，位于所述重新布線層遠(yuǎn)離所述半導(dǎo)體芯片的表面，且與所述重新布線層電連接。

優(yōu)選地，所述重新布線層包括：

電介質(zhì)層；

金屬線層，位于所述電介質(zhì)層內(nèi)。

優(yōu)選地，所述重新布線層包括：

電介質(zhì)層；

金屬疊層結(jié)構(gòu)，位于所述電介質(zhì)層內(nèi)；所述金屬疊層結(jié)構(gòu)包括多層間隔排布的金屬線層及金屬插塞，所述金屬插塞位于相鄰所述金屬線層之間，以將相鄰的所述金屬線層電連接。

優(yōu)選地，所述塑封材料層包括聚酰亞胺層、硅膠層、環(huán)氧樹脂層、可固化的聚合物基材料層或可固化的樹脂基材料層。

優(yōu)選地，所述焊球凸塊包括：

金屬柱，位于所述重新布線層的第二表面，且與所述重新布線層電連接；

焊球，位于所述金屬柱的遠(yuǎn)離所述半導(dǎo)體芯片的表面。

優(yōu)選地，所述焊料凸塊為焊球。

本實(shí)用新型還提供一種扇出型封裝結(jié)構(gòu)的制備方法，所述扇出型封裝結(jié)構(gòu)的制備方法包括如下步驟：

1)提供襯底；

2)于所述襯底的上表面形成剝離膠層；

3)提供半導(dǎo)體芯片，并將所述半導(dǎo)體芯片通過環(huán)氧樹脂層倒裝鍵合于所述剝離膠層的上表面；