[實用新型]一種鎖頻控制電路

有效

• 申請號: 201720926669.2
• 申請日: 2017-07-27
• 公開（公告）號: CN207251586U
• 公開（公告）日: 2018-04-17
• 發明（設計）人: 尹蒞文;張多;張云金;吳燕
• 申請（專利權）人: 成都辰來科技有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 四川雅圖律師事務所51225
• 代理人: 盧蕊

技術領域

本實用新型涉及電子電路技術領域，特別是涉及一種鎖頻控制電路。

背景技術

迄今為止，低功耗微計算機(微計算機、微控制器、微處理器等等在下文中統稱為“微計算機”)在許多情形下包括實時時鐘(RTC)功能。在此情況下，大部分的微計算機都會包含時鐘功能專用芯片RTC，并且需要采用外部晶體振蕩器，從而可以在LSI(大規模集成)的微計算機中，從低頻時鐘生成高頻時鐘。而PLL(鎖相環：相位鎖定環電路)是指倍乘了外部提供的參考時鐘并且向LSI內部提供高頻時鐘的時鐘生成器的電路功能模塊，其是現有技術中向LSI內部提供高頻時鐘的典型技術。但是，當PLL用于被供應低通低頻參考時鐘的LSI時，其LPF(Low Pass Filter，低通濾波器)特性具有若干Khz的截止頻率，并且當使用單塊電容性元件和電阻性元件實現PLL時，需要占用較大的集成電路板面積，尤其是在雷達系統中設置的大規模集成電路中，由于雷達裝置空間有限，因此也造成PLL在雷達系統中的應用不僅成本極高，而且也非常不適于雷達裝置的裝備空間。

可見，現有技術中存在著在大規模集成電路系統中采用相位鎖定環技術實現時鐘功能時使用單塊電容性元件和電阻性元件較多，應用成本高且占用集成電路板面積大的技術問題。

實用新型內容

本申請提供一種鎖頻控制電路，用以解決現有技術中存在著在大規模集成電路系統中采用相位鎖定環技術實現時鐘功能時使用單塊電容性元件和電阻性元件較多，應用成本高且占用集成電路板面積大的技術問題。

本申請提供了一種鎖頻控制電路，應用于雷達磁控管微調系統，包括：

數控振蕩器，用以生成時鐘信號；

頻率比較模塊，與所述數控振蕩器連接，用以獲取所述時鐘信號并將所述時鐘信號的時鐘頻率與預設的參考頻率進行比較，獲得表征所述時鐘頻率與所述參考頻率之間的頻率差值的比較結果；

控制器，與所述頻率比較模塊以及后端管控模塊連接，用以基于所述比較結果延長或縮短所述后端管控模塊的固定控制時長，其中，所述固定控制時長表征所述后端管控模塊處于當前控制狀態的時長。

可選地，所述控制器，用以在所述比較結果表征所述頻率差值的絕對值大于等于第一閾值時，延長所述固定控制時長；和/或，在所述比較結果表征所述頻率差值的絕對值小于等于第二閾值時，縮短所述固定控制時長。

可選地，所述鎖頻控制電路還包括：

頻率調整模塊，與所述頻率比較模塊和所述數控振蕩器連接，用以基于所述比較結果發出調整信號，以調整所述時鐘頻率與所述參考頻率為匹配。

可選地，所述頻率調整模塊，用以基于所述比較結果確定調整次數，并按照所述調整次數采用頻率遞增或頻率遞減的方式以調整所述時鐘頻率與所述參考頻率為匹配。

本申請實施例中提供的一個或多個技術方案，至少具有如下技術效果或優點：

本申請實施例中的技術方案可以通過判斷頻率差值的方式而實現對所述后端管控模塊的工作狀態時長的管控，也就是通過鎖頻技術而實現時鐘功能。避免了采用較多的單塊電容性元件和電阻性元件，因此具有減少應用成本和減少占用集成電路板面積的技術效果。

附圖說明

圖1為本實用新型實施例提供的一種鎖頻控制電路的結構圖。

具體實施方式

本申請提供一種鎖頻控制電路，用以解決現有技術中存在著在大規模集成電路系統中采用相位鎖定環技術實現時鐘功能時使用單塊電容性元件和電阻性元件較多，應用成本高且占用集成電路板面積大的技術問題。

本申請實施例中的技術方案為解決上述技術問題，總體思路如下：

本申請實施例中的技術方案可以通過判斷頻率差值的方式而實現對所述后端管控模塊的工作狀態時長的管控，也就是通過鎖頻技術而實現時鐘功能。避免了采用較多的單塊電容性元件和電阻性元件，因此具有減少應用成本和減少占用集成電路板面積的技術效果。

下面通過附圖以及具體實施例對本申請技術方案做詳細的說明，應當理解本申請實施例以及實施例中的具體特征是對本申請技術方案的詳細的說明，而不是對本申請技術方案的限定，在不沖突的情況下，本申請實施例以及實施例中的技術特征可以相互組合。

本文中術語“和/或”，僅僅是一種描述關聯對象的關聯關系，表示可以存在三種關系，例如，A和/或B，可以表示：單獨存在A，同時存在A和B，單獨存在B這三種情況。另外，本文中字符“/”，一般表示前后關聯對象是一種“或”的關系。

實施例一