[實用新型]一種窄脈沖產生電路

有效

• 申請號: 201720858821.8
• 申請日: 2017-07-16
• 公開（公告）號: CN207135075U
• 公開（公告）日: 2018-03-23
• 發明（設計）人: 王文建
• 申請（專利權）人: 杭州展虹科技有限公司
• 主分類號: H03K3/021
• 分類號: H03K3/021
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及集成電路技術領域，尤其涉及到一種窄脈沖產生電路。

背景技術

在集成電路設計過程中，會遇到信號的觸發、采樣等都需要窄脈沖，窄脈沖性能直接影響到產品的穩定性，還有窄脈沖的電路復雜性也影響到集成電路的面積。

發明內容

本實用新型旨在解決現有技術的不足，提供一種電路結構簡單、所占芯片面積小、輸出穩定的窄脈沖產生電路。

一種窄脈沖產生電路，包括第一反相器、第二反相器、第一NMOS管、第二NMOS管、第三NMOS管、第三反相器、第一與非門和第四反相器：

所述第一反相器的輸入端接窄脈沖產生電路的輸入端IN，輸出端接所述第二反相器的輸入端和所述第二NMOS管的柵極；所述第二反相器的輸出端接所述第一NMOS管的漏極；所述第二NMOS管的漏極接所述第一NMOS管的源極、所述第三NMOS管的柵極和所述第三反相器的輸入端；所述第一NMOS管的柵極接窄脈沖產生電路的輸入端IN；所述第二NMOS管的源極接地；所述第三NMOS管的源極和漏極接地；所述第一與非門的一輸入端接窄脈沖產生電路的IN端，另一輸入端接所述第三反相器的輸出端，輸出端接所述第四反相器的輸入端；所述第四反相器的輸出端作為窄脈沖產生電路的輸出端。

本實用新型所達到的有益效果在于，電路結構簡單，用到的管子少，所占芯片面積??；整個電路只需要輸入端輸入脈沖信號，不需要其他控制，延時部分主要是利用所述第一NMOS管的溝道電阻和所述第三NMOS管形成的電容來確定，輸出穩定。

附圖說明

圖1為本實用新型的電路圖。

圖2為本實用新型的主要點的波形圖。

具體實施方式

以下結合附圖和實施例對本實用新型內容進一步說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本實用新型，而非對本實用新型的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本實用新型相關的部分而非全部結構。

一種窄脈沖產生電路，如圖1所示，包括第一反相器11、第二反相器12、第一NMOS管13、第二NMOS管14、第三NMOS管15、第三反相器16、第一與非門17和第四反相器18：

所述第一反相器11的輸入端接窄脈沖產生電路的輸入端IN，輸出端接所述第二反相器12的輸入端和所述第二NMOS管14的柵極；所述第二反相器12的輸出端接所述第一NMOS管13的漏極；所述第一NMOS管13的柵極接窄脈沖產生電路的輸入端IN；所述第二NMOS管14的漏極接所述第一NMOS管13的源極、所述第三NMOS管15的柵極和所述第三反相器16的輸入端；所述第二NMOS管14的源極接地；所述第三NMOS管15的源極和漏極接地；所述第一與非門17的一輸入端接窄脈沖產生電路的IN端，另一輸入端接所述第三反相器16的輸出端，輸出端接所述第四反相器18的輸入端；所述第四反相器18的輸出端作為窄脈沖產生電路的輸出端。

所述第一反相器11、所述第二反相器12、所述第一NMOS管13、所述第二NMOS管14、所述第三NMOS管15和所述第三反相器16構成延時部分；利用所述第一NMOS管13的溝道電阻與利用所述第三NMOS管15形成的電容的乘積確定了延時部分的延時時間。

如圖2所示，示出了主要點的波形情況，當窄脈沖產生電路的輸入端IN從低電平變為高電平時，所述第三NMOS管15形成的電容開始充電，A點電壓慢慢上升，當上升到一定程度時使得所述第三反相器16翻轉，即此時的B點電平為低電平，在輸入端IN上升到B點電平變為低電平時，窄脈沖產生電路的輸出端OUT輸出一個高電平的脈沖，高電平的時間寬度是由延時單元決定的，可以通過調節所述第一NMOS管13的溝道電阻和所述第三NMOS管15的電容大小來調整輸出脈寬的寬度；當窄脈沖產生電路的輸入端IN從高電平變為低電平時，所述第一NMOS管13關閉，所述第二NMOS管14導通，所述第三NMOS管15形成的電容開始放電，A點電壓慢慢下降，當下降到一定程度時使得所述第三反相器16翻轉，此時的B點電平為高電平；接著下一個周期。

對上述所提供的實施方式的說明，僅是本實用新型的優選實施方式的說明，對本技術領域的技術人員來說能夠根據以上說明進行實現或使用本發明。應當指出，對于本技術領域的技術人員來說，在不脫離本實用新型技術原理的前提下，還可以做出若干改進和變形，任何不超出本發明實質精神范圍內的發明創造，應視為本實用新型的保護范圍。