[實(shí)用新型]一種基于FPGA+EMMC存儲(chǔ)陣列的存儲(chǔ)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201720848689.2
• 申請(qǐng)日: 2017-07-13
• 公開(kāi)（公告）號(hào): CN207115383U
• 公開(kāi)（公告）日: 2018-03-16
• 發(fā)明（設(shè)計(jì)）人: 鄧小松
• 申請(qǐng)（專利權(quán)）人: 成都能通科技有限公司
• 主分類號(hào): G06F3/06
• 分類號(hào): G06F3/06
• 代理公司: 成都君合集專利代理事務(wù)所(普通合伙)51228
• 代理人: 張鳴潔

技術(shù)領(lǐng)域

本實(shí)用新型涉及數(shù)據(jù)存儲(chǔ)技術(shù)領(lǐng)域，尤其涉及雷達(dá)信號(hào)數(shù)據(jù)存儲(chǔ)技術(shù)領(lǐng)域，具體的說(shuō)，是一種基于FPGA+EMMC存儲(chǔ)陣列的存儲(chǔ)系統(tǒng)。

背景技術(shù)

隨著航空、航天電子技術(shù)的飛速發(fā)展，無(wú)論在軍用領(lǐng)域還是民用領(lǐng)域?qū)τ谛麦w制雷達(dá)的設(shè)計(jì)和研發(fā)需求愈發(fā)迫切，特別是在雷達(dá)系統(tǒng)設(shè)計(jì)的算法原型驗(yàn)證階段以及整機(jī)系統(tǒng)的集成測(cè)試階段，為了更好的研究雷達(dá)系統(tǒng)的性能，需要對(duì)雷達(dá)信號(hào)進(jìn)行采集和記錄。雷達(dá)原始I/Q（Inphase/Quadrature：同向信號(hào)/正交信號(hào)）數(shù)據(jù)量越來(lái)越大，為了能夠更好的將原始I/Q數(shù)據(jù)記錄下來(lái)，以便將來(lái)的回放和分析數(shù)據(jù)的需求，迫切的需要一種能將雷達(dá)I/Q數(shù)據(jù)存儲(chǔ)起來(lái)的設(shè)備。這種設(shè)備必須保證能夠長(zhǎng)時(shí)間、大數(shù)據(jù)量、高速地進(jìn)行存儲(chǔ)操作，同時(shí)這種設(shè)備還需要支持?jǐn)?shù)據(jù)讀取和回放等功能。高速、大容量、高密度、低功耗、低成本的現(xiàn)代信息存儲(chǔ)系統(tǒng)是高速數(shù)據(jù)采集和其它應(yīng)用中非常關(guān)鍵的部件之一，它主要包括數(shù)據(jù)的存取以及對(duì)存儲(chǔ)器的控制和管理。目前用于雷達(dá)的數(shù)據(jù)記錄儀，廣泛采用的存儲(chǔ)介質(zhì)有CF卡、NAND FLASH和SD卡，CF卡與SD卡具有較大的容量，但是尺寸大，對(duì)于空間要求高，并且其插拔式的連接方式使其在國(guó)防領(lǐng)域的測(cè)試系統(tǒng)往往不能經(jīng)受苛刻的環(huán)境考驗(yàn)。Nand Flash芯片的容量較小并且讀寫(xiě)速度也較低，在長(zhǎng)時(shí)間的應(yīng)用中發(fā)現(xiàn)Nand Flash芯片的讀寫(xiě)控制較繁瑣，開(kāi)發(fā)主控制器要耗費(fèi)大量的資源與精力在Nand Flash的管理上，而且Nand Flash的工藝發(fā)生變化時(shí)，控制器就面臨二次開(kāi)發(fā)的尷尬，這也使整個(gè)設(shè)計(jì)的開(kāi)發(fā)周期變得更長(zhǎng)。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于提供一種基于FPGA+EMMC存儲(chǔ)陣列的存儲(chǔ)系統(tǒng)，用于解決現(xiàn)有技術(shù)中雷達(dá)信號(hào)的存儲(chǔ)中無(wú)法進(jìn)行數(shù)據(jù)的大容量、高速存儲(chǔ)及讀取的問(wèn)題。

為了達(dá)到上述目的，本實(shí)用新型通過(guò)下述技術(shù)方案實(shí)現(xiàn)：

一種基于FPGA+EMMC存儲(chǔ)陣列的存儲(chǔ)系統(tǒng)，包括計(jì)算機(jī)，所述計(jì)算機(jī)連接有計(jì)算機(jī)接口卡，所述計(jì)算機(jī)接口卡連接有記錄板，所述記錄板包括第一電源模塊和第一FPGA，所述第一FPGA連接有數(shù)據(jù)存儲(chǔ)模塊、第一數(shù)據(jù)緩存模塊和用于與外部進(jìn)行數(shù)據(jù)通信的數(shù)據(jù)接口，所述數(shù)據(jù)接口包括用于光電轉(zhuǎn)換的第一光纖模塊和用于連接數(shù)字中頻板的控制接口，所述第一FPGA主要包括第一GTX端口，所述第一GTX端口與所述第一光纖模塊、控制接口通信連接。

工作原理：

記錄板存儲(chǔ)數(shù)據(jù)的過(guò)程為：記錄板中的數(shù)據(jù)接口通過(guò)第一光纖模塊和控制接口與外部設(shè)備進(jìn)行通信，接收外部設(shè)備發(fā)送的數(shù)據(jù)，并將數(shù)據(jù)傳送至第一FPGA中的第一GTX端口，由第一FPGA將數(shù)據(jù)存入第一數(shù)據(jù)緩存模塊進(jìn)行緩存，再將數(shù)據(jù)存儲(chǔ)到數(shù)據(jù)存儲(chǔ)模塊。從記錄板讀取數(shù)據(jù)的過(guò)程為：計(jì)算機(jī)通過(guò)連接的計(jì)算機(jī)接口卡，向記錄板發(fā)出數(shù)據(jù)請(qǐng)求信號(hào)，記錄板接收到數(shù)據(jù)請(qǐng)求信號(hào)時(shí)，記錄板的第一FPGA從數(shù)據(jù)存儲(chǔ)模塊導(dǎo)取數(shù)據(jù)，存儲(chǔ)至第一數(shù)據(jù)緩存模塊，當(dāng)計(jì)算機(jī)通過(guò)計(jì)算機(jī)接口卡準(zhǔn)備好數(shù)據(jù)接收之后，第一FPGA從第一數(shù)據(jù)緩存模塊讀取數(shù)據(jù)，通過(guò)第一GTX端口，將數(shù)據(jù)傳輸至與第一GTX端口連接的第一光纖模塊，再由第一光纖模塊將數(shù)據(jù)傳輸至計(jì)算機(jī)接口卡，計(jì)算機(jī)接口卡將數(shù)據(jù)傳輸至計(jì)算機(jī)。在對(duì)記錄板進(jìn)行數(shù)據(jù)的存儲(chǔ)和讀取時(shí)，采用第一光纖模塊進(jìn)行數(shù)據(jù)通信，數(shù)據(jù)傳輸率高，實(shí)現(xiàn)了數(shù)據(jù)的高速存取。采用了第一數(shù)據(jù)緩存模塊，作為數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)導(dǎo)取時(shí)的緩存空間，實(shí)現(xiàn)了大容量數(shù)據(jù)的實(shí)時(shí)緩存，進(jìn)一步提高了數(shù)據(jù)存儲(chǔ)和讀取的速率。