[實用新型]一種兩層堆疊的固定衰減器射頻芯片

有效

• 申請號: 201720639443.4
• 申請日: 2017-06-02
• 公開（公告）號: CN206976544U
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 劉麗
• 申請（專利權）人: 成都漢芯國科集成技術有限公司
• 主分類號: H01P1/22
• 分類號: H01P1/22
• 代理公司: 成都虹橋專利事務所(普通合伙)51124
• 代理人: 吳中偉

技術領域

本實用新型涉及半導體射頻芯片制造領域，特別涉及一種兩層堆疊的固定衰減器射頻芯片。

背景技術

在現有設計中，如圖1所示，固定衰減器射頻芯片1和無源饋電網絡2采用分離的設計模式；固定衰減器射頻芯片1作用是將射頻信號進行衰減后傳輸至有源射頻功能芯片3，無源直流濾波饋電網絡2多采用混合電路集基片部分設計完成，在電路基片上安裝射頻電感和電容，完成對有源射頻功能芯片3的饋電功能。

現有產品中，采用分離式設計的固定衰減器射頻芯片1和無源饋電網絡2占用體積大，且由于加電方向和加電形式限制，一個無源饋電網絡2只能為一個射頻芯片加電，所以在系統封裝(SIP)過程中，一個封裝所能集成的芯片數量非常有限。

實用新型內容

本實用新型所要解決的技術問題是：提出一種兩層堆疊的固定衰減器射頻芯片，解決傳統技術中固定衰減器射頻芯片與無源饋電網絡采用分離式設計，造成系統封裝中能夠集成的芯片數量非常有限的問題。

本實用新型解決其技術問題所采用的技術方案是：一種兩層堆疊的固定衰減器射頻芯片，包括：位于頂層的固定衰減器射頻芯片及位于底層的無源饋電網絡射頻芯片，所述固定衰減器射頻芯片與所述無源饋電網絡射頻芯片對位堆疊鍵合成一個整體：所述固定衰減器射頻芯片的背面上設計有位于上部位置的第一連接凸點和第二連接凸點，位于下部位置的第三連接凸點和第四連接凸點；所述無源饋電網絡射頻芯片的正面上設計有位于上部位置的第五連接凸點和第六連接凸點，位于下部位置的第七連接凸點和第八連接凸點；所述第一連接凸點和第二連接凸點分別與第五連接凸點和第六連接凸點對位鍵合；所述第三連接凸點和第四連接凸點分別與第七連接凸點和第八連接凸點對位鍵合。

作為進一步優化，所述固定衰減器射頻芯片采用共面波導和微帶線相結合的傳輸模式，其包括輸入端口、輸出端口、接地端、衰減網絡、傳輸線電路；所述衰減網絡通過傳輸線電路連接輸入端口和輸出端口；所述傳輸線電路為微帶線；所述接地端通過設置于固定衰減器射頻芯片背面對應的接地凸點鍵合到地，輸入端口和輸出端口分別通過金絲鍵合連接輸入、輸出射頻電路。

作為進一步優化，所述無源饋電網絡射頻芯片包括兩路無源饋電網絡射頻電路，其中一路無源饋電網絡射頻電路的輸入端與輸出端分別對應連通第五連接凸點和第六連接凸點，第六連接凸點通過金絲鍵合為一個有源射頻功能芯片提供直流饋電；另外一路無源饋電網絡射頻電路的輸入端與輸出端分別對應連通第七連接凸點和第八連接凸點，第八連接凸點通過金絲鍵合為另一個有源射頻功能芯片提供直流饋電。

作為進一步優化，在所述無源饋電網絡射頻芯片的正面與固定衰減器射頻芯片的背面設置接地凸點的對應位置也設置有接地凸點，無源饋電網絡射頻芯片的接地凸點和固定衰減器射頻芯片的接地凸點對位鍵合。

本實用新型的有益效果是：實現了對固定衰減器射頻芯片及無源饋電網絡射頻芯片的三維堆疊互連，從而設計出一款既可以完成對射頻信號進行衰減，又可以為有源射頻信號進行加電的芯片產品，減小了芯片占用體積；此外，由于無源饋電網絡采用芯片集成設計，一顆芯片中可以集成兩路無源直流濾波饋電網絡射頻電路，可以對兩個射頻功能芯片進行直流饋電,從而增加了同一封裝內封裝的功能芯片的數量。

附圖說明

圖1為傳統技術中的固定衰減器射頻芯片和無源饋電網絡分離式設計示意圖；

圖2a為本實用新型中固定衰減器射頻芯片三維凸點設計示意圖，2b為其側視圖；

圖3a為本實用新型中無源饋電網絡三維凸點設計示意圖，3b為其側視圖；

圖4為固定衰減器射頻芯片與無源饋電網絡對位鍵合示意圖；

圖5為本實用新型中兩層堆疊的固定衰減器射頻芯片應用示意圖。

具體實施方式

本實用新型旨在提出一種兩層堆疊的固定衰減器射頻芯片，解決傳統技術中固定衰減器射頻芯片與無源饋電網絡采用分離式設計，造成系統封裝中能夠集成的芯片數量非常有限的問題。

下面結合附圖及實施例對本實用新型的方案作進一步的描述：

實施例：

本實施例中的兩層堆疊的固定衰減器射頻芯片由上、下兩層芯片對位鍵合而成，其包括位于上層(頂層)的固定衰減器射頻芯片，位于下層(底層)的無源饋電網絡射頻芯片；