[實用新型]工作在亞閾區高精度低功耗低電壓帶隙基準源

有效

• 申請號: 201720499527.2
• 申請日: 2017-05-03
• 公開（公告）號: CN207704306U
• 公開（公告）日: 2018-08-07
• 發明（設計）人: 吳晨健;戴晶星
• 申請（專利權）人: 蘇州大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 蘇州市中南偉業知識產權代理事務所(普通合伙) 32257
• 代理人: 李陽

本實用新型具體涉及一種工作在亞閾區高精度低功耗低電壓帶隙基準源，為了克服克服傳統帶隙基準源結構精度不足的問題而設計。本實用新型工作在亞閾區高精度低功耗低電壓帶隙基準源包括：電流鏡電路，產生正溫度系數電壓的PTAT產生電路，產生負溫度系數電壓的CTAT產生電路，線性補償電路輸出補償值，將補償值、正溫度系數電壓與負溫度系數電壓做和，產生基準電壓V_REF。本實用新型實現了在低電源電壓情況下，穩定輸出寬溫度范圍、高精度電壓。

技術領域

本實用新型屬于模擬集成電路設計領域，具體涉及一種工作在亞閾區高精度低功耗低電壓帶隙基準源。

背景技術

帶隙基準電壓源模塊廣泛的應用各種模擬集成電路中，該模塊專注于建立一個與電源、工藝和溫度變化無關的直流電壓。基準電壓源模塊的性能直接影響著整個電路系統的精度。隨著目前芯片集成度越來越高，電源電壓越來越低，帶隙基準精度要求越來越高，傳統結構的帶隙基準面臨極大的挑戰，通常需要采用高階溫度補償技術。

傳統的工作于低電源電壓狀態下的結構如圖8所示，是通過運放使得兩側的電位相等，從而通過兩側電阻R1和R2上的壓降相同，此時PNP型三極管上的電阻R3會產生一個壓降，之后通過電流鏡最終在輸出電阻R4上產生的壓降就是基準電壓。但是由于低電壓狀態下運放不僅難以設計而且會產生較大的功耗從而影響性能。

亞閾區工作的MOS管可能能夠解決傳統結構所遇到的問題，但是由于亞閾區難以穩定，引入新的與溫度相關的工藝參數等問題，工作于亞閾值區的帶隙基準電路也難以設計，但是能夠看出工作于亞閾值區的帶隙基準源會是未來發展的一個趨勢。

有鑒于上述的缺陷，本設計人積極加以研究創新，以期創設一種工作在亞閾區高精度低功耗低電壓帶隙基準源，使其更具有產業上的利用價值。

實用新型內容

為解決上述技術問題，本實用新型的目的是提供一種創新的溫度補償思路，從而實現輸出一個零溫度系數的基準的工作在亞閾區高精度低功耗低電壓帶隙基準源。

為達到上述實用新型目的，本實用新型工作在亞閾區高精度低功耗低電壓帶隙基準源，包括：電流鏡電路，產生正溫度系數電壓的PTAT產生電路，產生負溫度系數電壓的CTAT產生電路，線性補償電路輸出補償值，將補償值、正溫度系數電壓與負溫度系數電壓做和，產生基準電壓V_REF；

其中，所述電流鏡電路包括PMOS管M9、PMOS管M8、PMOS管M13、PMOS管 M14以及n個PMOS管，即PMOS管M101、PMOS管M102……PMOS管M10n；PMOS 管M9、PMOS管M8PMOS管M13、PMOS管M14以及n個PMOS管的源極連接VDD； PMOS管M8的漏極連接PMOS管M8的柵極；PMOS管M14的漏極連接PMOS管M14 的柵極；

PMOS管M9、PMOS管M8、PMOS管M101、PMOS管M102……PMOS管M10n的柵極與第一級自偏置堆疊結構的上層NMOS管M3的漏極相連；PMOS管M13、PMOS 管M14的柵極與NMOS管M15的漏極相連；PMOS管M9與PNP型三極管Q0的發射極相連；PMOS管M101的漏極與第二級自偏置堆疊結構的上層NMOS管M111的漏極相連；PMOS管M102的漏極與第三級自偏置堆疊結構的上層NMOS管M112的漏極相連；……PMOS管M10m的漏極與第n級自偏置堆疊結構的上層NMOS管M11m 的漏極相連；PMOS管M10n的漏極與最后一級自偏置堆疊結構的下層NMOS管M12m 的漏極相連；PMOS管M13的漏極與PNP型三極管Q1的發射極相連；PMOS管M14 的漏極與NMOS管M15的漏極相連；