[實(shí)用新型]一種用于檢測(cè)功率VDMOS寄生三極管效應(yīng)測(cè)試結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201720366282.6
• 申請(qǐng)日: 2017-04-10
• 公開(kāi)（公告）號(hào): CN206774551U
• 公開(kāi)（公告）日: 2017-12-19
• 發(fā)明（設(shè)計(jì)）人: 肖添;唐昭煥;王斌;吳雪;劉勇;鐘怡;楊永暉;胡鏡影;李孝權(quán);黃彬
• 申請(qǐng)（專(zhuān)利權(quán)）人: 重慶中科渝芯電子有限公司
• 主分類(lèi)號(hào): H01L29/06
• 分類(lèi)號(hào): H01L29/06;H01L29/78;H01L23/58
• 代理公司: 重慶大學(xué)專(zhuān)利中心50201
• 代理人: 王翔

技術(shù)領(lǐng)域

本實(shí)用新型涉及半導(dǎo)體功率器件領(lǐng)域，具體是一種用于檢測(cè)功率VDMOS寄生三極管效應(yīng)測(cè)試結(jié)構(gòu)。

背景技術(shù)

垂直雙擴(kuò)散功率MOSFET(VDMOS：Vertical Double-diffusion Metal Oxide Semiconductor)器件因其具有功耗低、開(kāi)關(guān)速度快、驅(qū)動(dòng)能力強(qiáng)、負(fù)溫度系數(shù)等優(yōu)點(diǎn)，而廣泛用于應(yīng)用于電機(jī)調(diào)速、逆變器、電子開(kāi)關(guān)、汽車(chē)電器和電子鎮(zhèn)流器等,是功率集成電路及功率集成系統(tǒng)的核心元器件之一。

對(duì)于功率VDMOS器件，由于其固有結(jié)構(gòu)存在由源區(qū)、阱區(qū)和外延層形成的寄生三極管。當(dāng)器件體區(qū)因PN結(jié)發(fā)生雪崩擊穿或外部重離子轟擊而產(chǎn)生大量電子空穴對(duì)時(shí)，其在阱區(qū)中會(huì)形成由襯底到源電極的電流，從而使阱區(qū)產(chǎn)生壓降。當(dāng)電壓使得寄生三極管EB結(jié)大于0.7V時(shí)，三極管處于放大狀態(tài)，并形成正反饋，最終導(dǎo)致器件的不可逆燒毀。降低寄生基區(qū)電阻，減小寄生三極管放大系數(shù)是防止其燒毀的主要措施。

VDMOS在高頻開(kāi)關(guān)和汽車(chē)電子領(lǐng)域應(yīng)用時(shí)，通常用EAS(Energy Avalanche Stress)來(lái)表征來(lái)描述功率MOSFET在雪崩擊穿下負(fù)載能量的能力；而對(duì)于一些星用特種器件，往往用抗SEB能力來(lái)評(píng)估其在重離子轟擊下的安全工作能力。對(duì)于其能力的評(píng)估方法，前者往往需要搭建專(zhuān)門(mén)的EAS測(cè)試電路，通過(guò)外接感性電阻形成電流回路，評(píng)估器件關(guān)斷時(shí)感性負(fù)載泄放的能量；而后者則需要采用專(zhuān)用的重離子加速器對(duì)器件進(jìn)行轟擊，并實(shí)時(shí)監(jiān)控其漏電流變化趨勢(shì)。無(wú)論是哪種評(píng)估場(chǎng)景，都需要外接專(zhuān)用的電路測(cè)試系統(tǒng)，且耗時(shí)長(zhǎng)、成本高，不利于快速對(duì)器件能力進(jìn)行評(píng)估反饋。

對(duì)于一些成熟的IC工藝，我們往往通過(guò)各種PCM測(cè)試結(jié)構(gòu)來(lái)監(jiān)控各類(lèi)器件的參數(shù)能力，但是對(duì)于VDMOS，由于其固有結(jié)構(gòu)中源區(qū)和阱區(qū)是經(jīng)由金屬短接，并不能直接測(cè)試其放大系數(shù)(如圖1)。

而對(duì)于常規(guī)的三極管測(cè)試結(jié)構(gòu)，其發(fā)射區(qū)嵌套在基區(qū)內(nèi)部，并在其上方直接開(kāi)孔引出電極(如圖2)，這類(lèi)結(jié)構(gòu)孔的尺寸往往都在2um以上。

但對(duì)于VDMOS，實(shí)際通過(guò)多晶自對(duì)準(zhǔn)或非自對(duì)準(zhǔn)形成的源區(qū)注入寬度往往小于2um或更短，如直接在其區(qū)域上開(kāi)孔并淀積金屬并引出電極，其尺寸過(guò)小，且由于常規(guī)的VDMOS金屬厚度往往大于3um，刻蝕大都采用濕法腐蝕工藝，由于其本身橫向腐蝕大，在版圖設(shè)計(jì)時(shí)需預(yù)留幾個(gè)um的漲縮尺寸，兩者疊加考量，對(duì)套刻和CD的要求會(huì)高于本身器件設(shè)計(jì)的要求，不利于實(shí)現(xiàn)。

由此可見(jiàn)，現(xiàn)有測(cè)試結(jié)構(gòu)里，并沒(méi)有針對(duì)平面型功率VDMOS器件寄生三極管參數(shù)專(zhuān)用的測(cè)試結(jié)構(gòu)，想在圓片級(jí)的測(cè)試中表征寄生三極管參數(shù)是比較困難的。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的是解決現(xiàn)有技術(shù)中，平面型功率VDMOS器件的寄生三極管參數(shù)不便于在圓片級(jí)測(cè)試表征的問(wèn)題。

為實(shí)現(xiàn)本實(shí)用新型目的而采用的技術(shù)方案是這樣的，一種用于檢測(cè)功率VDMOS寄生三極管效應(yīng)測(cè)試結(jié)構(gòu)，其特征在于，包括襯底材料、外延層、柵氧層、多晶層、阱區(qū)、源區(qū)、重?fù)节鍏^(qū)、介質(zhì)層和開(kāi)孔區(qū)。

所述外延層覆蓋在襯底材料之上。所述阱區(qū)位于外延層之上的部分表面。所述源區(qū)嵌入阱區(qū)的內(nèi)部。所述重?fù)节鍏^(qū)位于阱區(qū)的內(nèi)部，所述重?fù)节鍏^(qū)與源區(qū)不接觸。所述柵氧層覆蓋在外延層之上的部分表面，所述柵氧層還覆蓋在阱區(qū)之上的部分表面。所述多晶層覆蓋在柵氧層之上。所述介質(zhì)層覆蓋在整體結(jié)構(gòu)的上表面。所述開(kāi)孔區(qū)位于源區(qū)在介質(zhì)層上的投影位置處。

該測(cè)試結(jié)構(gòu)的版圖結(jié)構(gòu)中包括一個(gè)敏感區(qū)和一個(gè)源引出端。

所述敏感區(qū)的一側(cè)為模擬實(shí)際VDMOS單原胞溝道的模擬溝道區(qū)，另一側(cè)為模擬實(shí)際VDMOS單原胞接觸孔的模擬孔區(qū)。

所述敏感區(qū)的模擬溝道區(qū)中，源區(qū)、阱區(qū)和多晶層的尺寸、摻雜方式和相對(duì)距離，與實(shí)際的VDMOS的源區(qū)和阱區(qū)保持一致。

所述敏感區(qū)的模擬孔區(qū)中，重?fù)节鍏^(qū)的尺寸和摻雜方式應(yīng)與實(shí)際的VDMOS保持一致。

所述源引出端分布在敏感區(qū)兩側(cè)，所述源引出端通過(guò)單獨(dú)引出的源區(qū)進(jìn)行開(kāi)孔并連接金屬電極。

本實(shí)用新型的技術(shù)效果是毋庸置疑的，本實(shí)用新型具有以下優(yōu)點(diǎn)：

1)本實(shí)用新型所述之結(jié)構(gòu)，可以完全與VDMOS的工藝流程加工同步實(shí)現(xiàn)，不需要單獨(dú)制版加工，成本低、實(shí)現(xiàn)簡(jiǎn)單。

2)本實(shí)用新型通過(guò)敏感區(qū)的設(shè)置，可以完全模擬真實(shí)VDMOS寄生三極管區(qū)的結(jié)構(gòu)和摻雜分布，最大程度上實(shí)現(xiàn)對(duì)寄生三極管參數(shù)的準(zhǔn)確評(píng)估。

3)本實(shí)用新型所述之測(cè)試結(jié)構(gòu)，其測(cè)試的實(shí)施可在圓片級(jí)測(cè)試階段完成，極大的節(jié)約開(kāi)發(fā)成本和時(shí)間周期。

附圖說(shuō)明