[實用新型]信號處理板

有效

• 申請號: 201720330496.8
• 申請日: 2017-03-30
• 公開（公告）號: CN206726000U
• 公開（公告）日: 2017-12-08
• 發明（設計）人: 張旭;王曙光
• 申請（專利權）人: 北京金石智信科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京云科知識產權代理事務所(特殊普通合伙)11483
• 代理人: 張飆

技術領域

本實用新型屬于信號處理領域，尤其涉及一種信號處理板。

背景技術

TI公司當前最高端DSP芯片TMS320C6678處理器至推出以來，被廣泛的應用在雷達、聲納、電子對抗、通信等領域，在上述領域中，通常對計算量的需求遠遠超出了一個DSP處理器的處理能力。用戶通常將上述處理器做成VPX標準板卡，通過板卡連接多片DSP使用。

板卡的尺寸已既有一套標準，如何在有限的板卡空間內容納更多的元器件，提高信號處理板的信號處理能力，已成為本領域技術人員亟待解決的技術問題。然而，現有信號處理板上元器件的布置方式，板卡上至多只能容納四片DSP，性能上無法滿足大型信號處理需要。當性能不能滿足需要時，用戶只能夠將多個機箱串聯使用，極大的增加了成本、體積和功耗，同時對系統的開發調試也帶來極大困難。

實用新型內容

針對現有技術存在的問題，本實用新型的目的之一在于提供一種單板處理能力更高的信號處理板。

為實現上述目的，本實用新型的信號處理板，包括板卡、至少5片DSP模塊、FPGA模塊、以太網接口模塊和電源，所述至少5片DSP模塊、所述FPGA模塊、所述以太網接口模塊和所述電源配置于所述板卡上，所述FPGA模塊對從外部接收的采樣數據進行處理；所述至少5片DSP模塊通過所述以太網接口模塊與所述FPGA模塊連接，接收所述FPGA發出的數據信號并進行處理。

進一步，所述板卡上配置8片DSP模塊，所述電源包括三個電源模塊，每個電源模塊向至少2片DSP模塊供電。

進一步，所述電源包括第一電源模塊、第二電源模塊和第三電源模塊，所述第一電源模塊和所述第二電源模塊分別連接3片DSP模塊并向其供電，所述第三電源模塊連接2片DSP模塊并向其供電。

進一步，還包括32片DDR3芯片，所述8片DSP模塊共享所述32片DDR3芯片。

進一步，所述32片DDR3芯片均布于所述板卡的正反兩面。

進一步，所述FPGA模塊為CPLD模塊。

進一步，還包括控制所述四片以上的DSP模塊上電時序的時鐘模塊。

進一步，所述板卡為6U VPX板卡。

進一步，所述板卡上還設置有接收外部采樣數據的數據接口。

本實用新型的信號處理板使用以太網接口替換了PCIE接口，大幅減小了元器件的占用面積，使板卡可以容納下4片以上DSP，提升了信號處理板的處理能力。

應當理解的是，以上的一般描述和后文的細節描述僅是示例性的，并不能限制本公開。

附圖說明

圖1為本實用新型的信號處理板的結構框圖。

通過參照附圖詳細描述其示例實施例，本公開的上述和其它目標、特征及優點將變得更加顯而易見。

具體實施方式

現在將參考附圖更全面地描述示例實施方式。然而，示例實施方式能夠以多種形式實施，且不應被理解為限于在此闡述的范例；相反，提供這些實施方式使得本公開將更加全面和完整，并將示例實施方式的構思全面地傳達給本領域的技術人員。附圖僅為本公開的示意性圖解，并非一定是按比例繪制。圖中相同的附圖標記表示相同或類似的部分，因而將省略對它們的重復描述。

如圖1所示，本實用新型的信號處理板1，包括板卡2、至少5片DSP模塊3、FPGA模塊4、以太網接口模塊5和電源6，所述至少5片DSP模塊3、所述FPGA模塊4、以太網接口模塊5和所述電源6配置于所述板卡上，所述FPGA模塊對從外部接收的采樣數據進行處理；所述至少5片DSP模塊通過所述以太網接口模塊與所述FPGA模塊連接，接收所述FPGA發出的數據信號并進行處理。其中，以太網接口模塊5的尺寸與PCIE橋片相比尺寸更小，節省了在板卡上所占空間，節余的空間可以用于增加DSP模塊。板卡2可以為6U VPX板卡，但本實用新型并不以此為限。

本實用新型的信號處理板使用以太網接口替換了PCIE接口，大幅減小了元器件的占用面積，使板卡可以容納下4片以上DSP，提升了信號處理板的處理能力。