[實用新型]一種低功耗的信號控制開機電路

有效

• 申請號: 201720265254.5
• 申請日: 2017-03-18
• 公開（公告）號: CN206640342U
• 公開（公告）日: 2017-11-14
• 發明（設計）人: 趙志良;謝國鵬;楊牧
• 申請（專利權）人: 西安甘鑫電子科技有限公司
• 主分類號: H02J7/00
• 分類號: H02J7/00;H03K17/06;H03K17/081;H03K17/687
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型屬于電池供電開機電路技術領域，具體涉及一種低功耗的信號控制開機電路。

背景技術

隨著電子設備尤其通信電源整流模塊朝著高功率、低成本和低待機功耗的方向發展，如何有效的降低電源功耗越來越受到關注，且目前許多電子設備具有用電池供電的一鍵開機電路，一鍵開機電路存在一定的功耗，長時間待機時電池電量容易損耗，無法滿足電子設備長時間待機的功能，降低了電子設備的使用率，同時使用者造成很多不便。

實用新型內容

本實用新型所要解決的技術問題在于針對上述現有技術中的不足，提供一種低功耗的信號控制開機電路，該低功耗的信號控制開機電路在控制信號CTL為高電平或者懸空時，電子開關PMOS管Q1處于截止狀態，控制信號CTL為低電平時，電子開關PMOS管Q1導通，電源輸入端Vin電壓等于電源輸出端Vout電壓，這樣可有效降低電子設備在長時間待機時對電池電量造成損耗的現象，能夠大大提高了電池的利用時間。

為解決上述技術問題，本實用新型采用的技術方案是：一種低功耗的信號控制開機電路，其特征在于：包括采用PMOS管Q1作為電子開關的電子開關電路、用于維持PMOS管Q1導通的導通維持電路和用于保護電子開關電路的穩壓保護電路，所述電子開關電路的輸入端與控制信號CTL連接；

所述電子開關電路包括作為電子開關的PMOS管Q1、以及用于控制PMOS管Q1導通或截止的電阻R2、電阻R3和NMOS管Q2，所述PMOS管Q1的源極和漏極分別與電源輸入端Vin和電源輸出端Vout連接，所述PMOS管Q1的源極與電阻R2一端連接，所述電阻R2另一端經電阻R3與所述NMOS管Q2的漏極連接，所述PMOS管Q1的柵極與所述電阻R2和電阻R3的連接端連接，所述控制信號CTL與電阻R3與所述NMOS管Q2的漏極連接端連接，所述NMOS管Q2的柵極與PMOS管Q1的漏極連接，所述NMOS管Q2的源極接地。

本實用新型的特點還在于：

所述導通維持電路包括電阻R1、電容C1、二極管D1、電阻R4和電阻R5，所述電阻R1并聯于電阻R2和電阻R3的兩端，所述二極管D1的正極與所述PMOS管Q1的漏極連接，所述二極管D1的負極與電阻R4一端連接，所述電阻R4另一端與所述NMOS管Q2的柵極連接，所述電阻R4另一端還經電阻R5接地，所述電阻R4另一端還經電容C1接地。

所述穩壓保護電路包括與所述PMOS管Q1源極和柵極并聯的反向穩壓二極管ZD1。

所述穩壓保護電路還包括與所述電容C1并聯的反向穩壓二極管ZD2。

所述穩壓保護電路還包括與所述NMOS管Q2漏極和源極并聯的反向二極管D2。

本實用新型與現有技術相比具有以下優點：

1.本實用新型結構簡單，使用方便，控制信號CTL為高電平或者懸空時，開機電路處于截止狀態，無回路導通，即電子設備處于長時間待機狀態時電池電量無損耗，控制信號CTL為低電平時，開機電路處于導通狀態，能夠給電子設備正常供電，這樣有效降低電子設備在長時間待機時對電池電量造成損耗的現象，提高了電池的利用時間。

2.本實用新型的導通維持電路能夠保證控制信號CTL為低電平時，開機電路一直處于導通狀態，同樣也有效保證電子設備的正常工作。

綜上所述，本實用新型結構簡單且操作方便，投入成本少，結構設計合理，便于操作，使用效果好。

下面通過附圖和實施例，對本實用新型的技術方案做進一步的詳細描述。

附圖說明

圖1為本實用新型的電路原理圖。

具體實施方式

如圖1所示的一種低功耗的信號控制開機電路，包括采用PMOS管Q1作為電子開關的電子開關電路、用于維持PMOS管Q1導通的導通維持電路和用于保護電子開關電路的穩壓保護電路，所述電子開關電路的輸入端與控制信號CTL連接；

如圖1所示，所述電子開關電路包括作為電子開關的PMOS管Q1、以及用于控制PMOS管Q1導通或截止的電阻R2、電阻R3和NMOS管Q2，所述PMOS管Q1的源極和漏極分別與電源輸入端Vin和電源輸出端Vout連接，所述PMOS管Q1的源極與電阻R2一端連接，所述電阻R2另一端經電阻R3與所述NMOS管Q2的漏極連接，所述PMOS管Q1的柵極與所述電阻R2和電阻R3的連接端連接，所述控制信號CTL與電阻R3與所述NMOS管Q2的漏極連接端連接，所述NMOS管Q2的柵極與PMOS管Q1的漏極連接，所述NMOS管Q2的源極接地。