[實(shí)用新型]一種基于JESD204B的高速DAC

有效

• 申請(qǐng)?zhí)枺?/td>: 201720151430.2
• 申請(qǐng)日: 2017-02-20
• 公開(kāi)（公告）號(hào): CN206441156U
• 公開(kāi)（公告）日: 2017-08-25
• 發(fā)明（設(shè)計(jì)）人: 鄧方科;陳曉紅
• 申請(qǐng)（專利權(quán)）人: 四川鴻創(chuàng)電子科技有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40;G06F13/42;H03M1/66
• 代理公司: 成都弘毅天承知識(shí)產(chǎn)權(quán)代理有限公司51230
• 代理人: 楊保剛,王正楠

1.一種基于JESD204B的高速DAC,其特征在于，包括時(shí)鐘網(wǎng)絡(luò)通道和與時(shí)鐘網(wǎng)絡(luò)通道連接的DAC芯片；

時(shí)鐘網(wǎng)絡(luò)通道包括依次連接的時(shí)鐘信號(hào)發(fā)生模塊(1)，鎖相環(huán)模塊(2)，分頻模塊(3)，信號(hào)發(fā)射模塊(4)；

時(shí)鐘信號(hào)發(fā)生模塊(1)發(fā)射時(shí)鐘信號(hào)；鎖相環(huán)模塊(2)接收并將時(shí)鐘發(fā)生模塊(1)發(fā)射時(shí)鐘信號(hào)進(jìn)行寬帶頻率合成；分頻模塊(3)將鎖相環(huán)模塊合成的寬帶頻率信號(hào)分頻到特定值；信號(hào)發(fā)射模塊(4)再將接收到的分頻模塊(3)分頻的特定值產(chǎn)生的SYSREF信號(hào)和DAC芯片工作所需的特定工作時(shí)鐘信號(hào)；

DAC芯片接收SYSREF信號(hào)和DAC芯片工作所需的特定工作時(shí)鐘信號(hào)，并將SYSREF信號(hào)和特定工作時(shí)鐘信號(hào)轉(zhuǎn)化成模擬信號(hào)處理，同時(shí)DAC芯片對(duì)DAC芯片內(nèi)部NCO產(chǎn)生的波形進(jìn)行濾波處理再進(jìn)行轉(zhuǎn)化成模擬信號(hào)。

2.如權(quán)利要求1所述的一種基于JESD204B的高速DAC,其特征在于，時(shí)鐘信號(hào)發(fā)生模塊(1)為恒溫晶振。

3.如權(quán)利要求2所述的一種基于JESD204B的高速DAC,其特征在于，鎖相環(huán)模塊(2)為PLL，PLL采用芯片ADF4355。

4.如權(quán)利要求1所述的一種基于JESD204B的高速DAC,其特征在于，分頻模塊(3)采用芯片HMC365S8。

5.如權(quán)利要求1所述的一種基于JESD204B的高速DAC,其特征在于，信號(hào)發(fā)射模塊(4)采用芯片AD9508。

6.如權(quán)利要求1-5任一所述的一種基于JESD204B的高速DAC,其特征在于，DAC芯片采用AD9164。