[發明專利]基于FPGA的弱光纖光柵高速解調裝置及方法

有效

• 申請號: 201711484764.2
• 申請日: 2017-12-29
• 公開（公告）號: CN107941255B
• 公開（公告）日: 2020-05-05
• 發明（設計）人: 錢磊;董雷;李凱
• 申請（專利權）人: 武漢理工光科股份有限公司
• 主分類號: G01D5/353
• 分類號: G01D5/353
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 許美紅

1.一種基于FPGA的弱光纖光柵高速解調裝置，其特征在于，該裝置利用FPGA并行處理多通道數據，并對每個通道進行并行流水處理，該裝置包括ADC器件和FPGA器件；ADC器件用于將弱光纖光柵模擬信號轉換為離散的數字信號；FPGA器件包括多個通道，每個通道均包括：

ADC采樣模塊，用于接收ADC器件的數據，通過脈沖上升沿觸發采集n個數據，每個數據對應不同空間位置的反射信號，每個周期內有m個脈沖，每個脈沖對應不同的掃描波長，一個周期內每個通道采集m×n個數據：

脈沖1：{x₁₁，x₁₂ ，…，x_1n}

脈沖2：{x₂₁，x₂₂ ，… ，x_2n}

…

脈沖m：{x_m1，x_m2 ，… ，x_mn}；

數據累加模塊，用于將采集的數據按列進行累加s_i= x_1i+ x_2i+…+ x_mi，i=1，2，3…n，得到累加和序列{ s₁，s₂ ，… ，s_n}；

光柵定位模塊，用于對累加和序列{ s₁，s₂ ，… ，s_n}進行尋峰，得到各個光柵的空間位置信息{ p₁，p₂ ，… ，p_k}，其中k為光柵個數，且n≥2k；

光譜拼接模塊，用于根據光柵空間位置信息{ p₁，p₂ ，…，p_k}從每個光柵空間位置處提取各自的光譜：

光柵1：{x_1p1，x_2p1 ，… ，x_mp1}

光柵2：{x_1p2，x_2p2 ，… ，x_mp2}

…

光柵k: {x_1pk，x_2pk ，… ，x_mpk}；

波長解調及發送模塊，用于對光柵光譜{x_1p1，x_2p1 ，… ，x_mp1}，{x_1p2，x_2p2 ，… ，x_mp2}，…，{x_1pk，x_2pk ，… ，x_mpk}進行尋峰得到各個光柵的波長 {λ₁，λ₂，…λ_k}，并將解調結果包括光柵空間位置信息{ p₁，p₂ ，…，p_k}和光柵波長 {λ₁，λ₂，…λ_k}發送出去。