[發(fā)明專利]采樣保持與比較鎖存電路

有效

• 申請?zhí)枺?/td>: 201711483543.3
• 申請日: 2017-12-29
• 公開（公告）號: CN108233931B
• 公開（公告）日: 2021-08-24
• 發(fā)明（設計）人: 李永凱;楊平;廖志凱;岑遠軍;馮浪;彭簫天
• 申請（專利權）人: 成都華微電子科技有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/54
• 代理公司: 成都惠迪專利事務所(普通合伙) 51215
• 代理人: 劉勛

采樣保持與比較鎖存電路，涉及集成電路技術。本發(fā)明包括采樣保持電路模塊、比較鎖存電路模塊和共模電平反相器模塊，采樣保持電路模塊和共模電平反相器模塊的輸出端分別連接到比較鎖存電路模塊的兩個輸入端。本發(fā)明的有益效果是，在維持較高的采樣速度和精度下，通過采用較少的器件和較小的芯片面積，實現(xiàn)了采樣保持功能，降低了整個設計過程中的設計難度，在電路和版圖設計上更加易于實現(xiàn)。

技術領域

本發(fā)明涉及集成電路技術。

背景技術

采樣保持電路是模擬電路和混合電路中廣泛應用的關鍵單元電路，特別是在AD轉(zhuǎn)換器以及DA轉(zhuǎn)換器中。采樣保持電路主要對模擬輸入信號進行采樣，并保持一定時間以便后級電路進行處理。比較鎖存是對采樣保持的信號進行比較處理，得到數(shù)字信號。采樣保持電路與比較鎖存電路作為信號鏈中的關鍵模塊直接決定整顆芯片的性能，是實現(xiàn)AD轉(zhuǎn)換的必要手段。特別是對于Flash結(jié)構(gòu)設計的AD轉(zhuǎn)換器，比較器的性能和面積決定了整顆芯片的性能和面積，采用Flash結(jié)構(gòu)設計的AD轉(zhuǎn)換器比較器個數(shù)達到2ⁿ-1個。例如：一個8位的純Flash結(jié)構(gòu)的AD轉(zhuǎn)換器需要255個比較器。雖然可以通過分段結(jié)構(gòu)來減小比較器的數(shù)目，但一次分段后需要的比較器至少也要31個比較器，而分段次數(shù)越多，帶來的偏差也就越大，這樣如何盡量減小采樣保持及比較器的面積就成為必須面對的問題。

經(jīng)典采樣保持電路結(jié)構(gòu)：

如圖1所示為為經(jīng)典采樣保持電路圖。經(jīng)典采樣保持電路由單位增益緩沖器、MOS開關管及存儲電容組成。M1～M5連接成單位增益緩沖器，其中M1與M2為差分對，M3與M4組成電流鏡負載，M5作為尾電流管，在實際工作中針對M5管需增加偏置電路；M6～M8為開關管，C為采樣保持電容，S1、S1d、S2為開關管M6～M8的控制時序。

如圖2所示為根據(jù)圖1簡化的經(jīng)典采樣保持電路框圖。在采樣階，段S₁與S_1d閉合，將Vin信號存儲在C上，其中S_1d為S₁的延遲時鐘用于消除輸入饋通所產(chǎn)生的影響；在保持階，段S₂閉合，Vin信號轉(zhuǎn)移到AMP(運算放大器)輸入端，通過AMP所形成的單位緩沖器完成采樣保持工作。

如圖3所示為為經(jīng)典的高速比較器電路。M11與M12組成差分對，M13與M14為時鐘控制的差分對，M15、M16、M17、M18組成再生環(huán)，M19為控制再生環(huán)工作狀態(tài)的開關，M9與M10組成反相器構(gòu)成比較器輸出緩沖電路。當比較器在復位階段：CLK為高電平，開關管M19導通，將復位點r1和r2兩端短接。時鐘控制的差分對M13和M14在r1和r2輸入與前置放大成比例的不平衡電流。在比較階段：CLK為低電平，存在于再生點r1和r2的不平衡電壓由PMOS和NMOS晶體管組成的再生環(huán)迅速放大到數(shù)字電平。

由前述，經(jīng)典的采樣保持電路結(jié)構(gòu)比較復雜，需要采用經(jīng)典的差分對結(jié)構(gòu)，所采用元器件數(shù)目較多，占用面積較大。這樣大大增加了芯片的復雜程度，和版圖布局布線的設計難度，不利于對于采樣電路應用比較多的大規(guī)模集成電路設計。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術問題是，提出一種更加簡單的基于CMOS反相器設計的采樣保持電路結(jié)構(gòu)，該結(jié)構(gòu)通過采用較少的器件和較小的芯片面積，可以在維持較高的采樣速度和精度下，實現(xiàn)采樣保持功能，在電路和版圖設計上更加易于實現(xiàn)，可廣泛應用于各類大規(guī)模模擬與混合電路設計之中。

本發(fā)明解決所述技術問題采用的技術方案是，采樣保持與比較鎖存電路，其特征在于，包括采樣保持電路模塊、比較鎖存電路模塊和共模電平反相器模塊，采樣保持電路模塊和共模電平反相器模塊的輸出端分別連接到比較鎖存電路模塊的兩個輸入端。

所述采樣保持電路模塊包括：

第一輸入端，其通過第一選通開關K1連接到第一電容C1的正極；

第二輸入端，其通過第二選通開關K2連接到第一電容C1的正極；