[發(fā)明專利]芯片封裝結構及封裝方法

在審

• 申請?zhí)枺?/td>: 201711474693.8
• 申請日: 2017-12-29
• 公開（公告）號: CN108281397A
• 公開（公告）日: 2018-07-13
• 發(fā)明（設計）人: 譚小春;陸培良
• 申請（專利權）人: 合肥矽邁微電子科技有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L23/49;H01L23/367;H01L23/373
• 代理公司: 上海翼勝專利商標事務所(普通合伙) 31218
• 代理人: 高翠花

本發(fā)明提供一種芯片封裝結構及封裝方法，所述芯片封裝結構包括金屬框架層、至少一個芯片及塑封體，金屬框架層包括至少一芯片基島及至少一框架焊墊，芯片的正面具有多個芯片焊墊，芯片的背面與芯片基島的正面連接，且芯片背面導電，芯片的至少一個芯片焊墊通過一金屬墊與框架焊墊的正面連接，塑封體塑封金屬框架層及所述芯片，芯片基島的背面及框架焊墊的背面暴露于塑封體，芯片基島及框架焊墊作為封裝體的引腳與外部構件連接或者作為散熱引腳。本發(fā)明的優(yōu)點在于，避免了將芯片上的電極端子通過金屬引線鍵合到引線框架的工藝，且也避免芯片倒裝工藝出現(xiàn)的問題，能夠提高芯片封裝結構的可靠性，并降低封裝成本。

技術領域

本發(fā)明涉及芯片封裝領域，尤其涉及一種芯片封裝結構及封裝方法。

背景技術

在制造集成電路時，芯片通常在與其它電子裝配件的集成之前被封裝。早期應用較廣泛的芯片封裝工藝為引線鍵合封裝工藝，即將芯片上的電極端子通過金屬引線鍵合到引線框架上，然后塑封形成封裝體。然而通過引線鍵合封裝工藝形成的封裝結構的面積較大，且封裝性能受到金屬引線電阻和寄生電容的影響而不能有效的提高。因此，倒裝封裝工藝應運而生，通過倒裝封裝工藝形成的倒裝封裝結構由于封裝尺寸小，封裝性能高而備受關注。

然而，倒裝封裝工藝也存在缺點：將設置有導電凸塊的芯片倒扣到引線框架上時，芯片放置的位置可能會出現(xiàn)偏差，使得導電凸塊不能精準的與引線框架上對應的位置電連接，從而影響了封裝的可靠性。此外，在現(xiàn)有的這種倒裝封裝工藝中，用于引線框架通常形成于封裝載體上，而在塑封之后，一般只能采用化學腐蝕的方式去除封裝載體，不利于材料的重復利用，同時在腐蝕的過程中還可能會損壞芯片。另外，由于將芯片通過導電凸塊電連接到引線框架之后再進行塑封，因此，當導電凸塊的尺寸較小時，塑封料很難以填充到芯片與引線框架之間的間隙里，需要采用工藝難度大的底部填充工藝，從而增加了工藝難度和制造成本。而且，由于芯片與引線框架之間需要采用導電凸塊實現(xiàn)電連接，然而由于位于芯片有源面的導電凸塊具有一定的尺寸(通常會大于焊盤的尺寸)，當芯片有源面面上的電極端子數(shù)量越來越多時，這些電極端子的焊盤與焊盤之間的間距也會越來越小，從而無法在焊盤上制作焊球或導電凸塊來實現(xiàn)與外部電路的電連接。

發(fā)明內容

本發(fā)明所要解決的技術問題是，提供一種芯片封裝結構及封裝方法，其能夠提高芯片封裝結構的可靠性，并降低封裝成本。

為了解決上述問題，本發(fā)明提供了一種芯片封裝結構，包括金屬框架層、至少一個芯片及塑封體，所述金屬框架層包括至少一芯片基島及至少一框架焊墊，所述芯片的正面具有多個芯片焊墊，所述芯片的背面與所述芯片基島的正面連接，且所述芯片背面導電，所述芯片的至少一個芯片焊墊通過一金屬墊與所述框架焊墊的正面連接，所述塑封體塑封所述金屬框架層及所述芯片，所述芯片基島的背面及所述框架焊墊的背面暴露于所述塑封體，所述芯片基島及所述框架焊墊作為封裝體的引腳與外部構件連接或者作為散熱引腳。

在一實施例中，所述芯片基島的正面及所述框架焊墊的正面具有一防氧化層。

在一實施例中，所述芯片基島的背面及所述框架焊墊的背面具有一金屬層。

在一實施例中，所述塑封體包括第一塑封體及第二塑封體，所述第一塑封體覆蓋所述金屬框架層及所述芯片，所述第二塑封體覆蓋第一塑封體表面及所述金屬墊。

在一實施例中，在所述金屬墊與所述第一塑封體之間及所述金屬墊與所述芯片焊墊及框架焊墊之間具有一導電層。