[發明專利]射頻收發開關

有效

• 申請號: 201711473823.6
• 申請日: 2017-12-29
• 公開（公告）號: CN108063627B
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 王磊;陳鄭;胡雪青;周立國;顏峻;石寅
• 申請（專利權）人: 中科威發半導體（蘇州）有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 孫仿衛

本發明涉及一種射頻收發開關，包括：天線端、發射端、發射端變換器、第一電容、接收匹配子網絡、接收端、射頻開關模塊。天線端的連接節點分為兩條一級支路，發射端和發射端變換器相串聯并與連接節點相連接而構成第一條一級支路，第一電容的一端與連接節點相連接而構成第二條一級支路，第一電容的另一端分為兩條二級支路，接收匹配子網絡和接收端相串聯并與第一電容的另一端相連接構成第一條二級支路，射頻開關模塊一端與第一電容的另一端相連接、另一端接地而構成第二條二級支路。本發明的射頻收發開關可以大大減少片外分立器件的使用，有效降低成本和PCB面積，同時兼具高性能、高集成度和低成本的優點。

技術領域

本發明涉及射頻集成電路領域，具體涉及一種高性能的射頻收發開關電路。

背景技術

如今市場上常見的無線收發通信系統，如802.11 abgn/ac和Bluetooth等，都屬于分時收發系統，即無線系統進行數據的收、發傳輸不是同時進行的。因此，高隔離度、低損耗的射頻收發開關是此類分時收發系統的關鍵模塊。

多年來PIN二極管和Ⅲ-Ⅴ族化合物半導體MESFETs分立器件占據了射頻收發開關的大部分市場，但是采用額外的分立器件不但會增加系統的復雜度，占用印刷電路板(PCB)的空間，而且增加了成本。

基于CMOS-SOI工藝和LC諧振襯底偏置技術可以提高射頻收發開關的隔離度和線性度，但CMOS-SOI非標準CMOS工藝，無法將射頻收發開關與其它電路模塊集成在同一塊芯片上，集成度低，成本也高，附圖1給出了現有技術中一種LC諧振射頻收發開關的電路結構示意圖。

附圖2是現有技術中一種串/并聯射頻收發開關的電路結構示意圖，目前最常用的CMOS射頻收發開關大多采用串聯/并聯結構。但隨著電路頻率的升高，并聯支路所產生的寄生效應降低了支路阻抗，高頻下插入損耗將嚴重惡化。也有采用阻抗匹配網絡或者采用堆疊晶體管來提高線性度，但都會以降低隔離度和插入損耗等性能為代價，因而在綜合指標上也無法滿足商用要求。

綜上所述，現有的各種射頻收發開關，存在集成度低、成本高、電路性能較差的問題。

發明內容

本發明的目的是為了解決上述問題而提供一種具有高性能、高集成度、低成本等優點的基于標準CMOS工藝的射頻收發開關方案。

為達到上述目的，本發明采用的技術方案是：

一種射頻收發開關，包括：

在發射模式時用于信號發射、在接收模式時用于信號接收的天線端；

用于將待發射信號輸入所述射頻收發開關的發射端；

將待發射信號耦合至所述天線端的發射端變換器；

在發射模式時與所述發射端變換器共同構成發射匹配網絡的第一電容；

在接收模式時與所述第一電容共同構成接收匹配網絡的阻抗匹配的接收匹配子網絡；

用于將待接收信號輸出所述射頻收發開關的接收端；

用于選擇發射模式或接收模式的射頻開關模塊；

所述天線端的連接節點分為兩條一級支路，所述發射端和所述發射端變換器相串聯并與所述連接節點相連接而構成第一條所述一級支路，所述第一電容的一端與所述連接節點相連接而構成第二條所述一級支路，所述第一電容的另一端分為兩條二級支路，所述接收匹配子網絡和所述接收端相串聯并與所述第一電容的另一端相連接構成第一條所述二級支路，所述射頻開關模塊的一端與所述第一電容的另一端相連接、另一端接地而構成第二條所述二級支路；

在發射模式時，所述射頻開關模塊閉合，待發射信號在所述發射端與所述天線端之間傳輸；

在接收模式時，所述射頻開關模塊斷開，待接收信號在所述天線端與所述接收端之間傳輸。