[發明專利]陣列基板及其制造方法

在審

• 申請號: 201711471217.0
• 申請日: 2017-12-28
• 公開（公告）號: CN108206182A
• 公開（公告）日: 2018-06-26
• 發明（設計）人: 姜春生
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/768;G02F1/1362
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 李慶波

本發明公開一種陣列基板及其制造方法。所述方法包括：在基板上形成多晶硅圖案、絕緣圖案、導電圖案及介電層；形成覆蓋介電層的導電層；圖案化處理導電層，去除第一區域的導電圖案上方的導電層；對第二區域的導電圖案上方的導電層進行離子注入處理；形成覆蓋導電層的鈍化層。基于此，本發明能夠簡化制造工藝，提高生產效率，降低成本，并減少漏電。

技術領域

本發明涉及顯示技術領域，具體涉及一種陣列基板及其制造方法。

背景技術

CMOS(Complementary Metal Oxide Semiconductor,互補金屬氧化物半導體)是一種大規模應用于集成電路芯片制造的原料，其由PMOS器件和NMOS器件共同構成，且在兩者組成的門電路中，同一瞬間要么PMOS器件導通，要么NMOS器件導通，要么兩者都截至，比線性三極管(BJT)的效率要高得多，因此功耗很低。基于LTPS(Low Temperature Poly-Silicon,低溫多晶硅)技術的液晶顯示器具有高遷移率、性能穩定、能夠節省空間及降低驅動電路成本等特點已經得到了廣泛的應用。因此，將CMOS應用于LTPS液晶顯示器中，已成為業界趨勢。

在現有LTPS液晶顯示器的結構設計中，陣列基板包括基板以及位于基板上的各層結構，例如薄膜晶體管(Thin Film Transistor,TFT)的柵極圖案、柵極絕緣層、多晶硅圖案、介電層、源極圖案、漏極圖案等。這些層結構一般至少需要9道制程，在將CMOS應用于LTPS液晶顯示器中時，如何簡化制造工藝以降低成本十分重要。

發明內容

有鑒于此，本發明提供一種陣列基板及其制造方法，能夠簡化制造工藝，提高生產效率，降低成本。

本發明一實施例的陣列基板的制造方法，包括：

在基板上形成多晶硅圖案、絕緣圖案、導電圖案及介電層，基板上方劃分有沿平行基板方向間隔設置的第一區域和第二區域，第一區域依次層疊多晶硅圖案、絕緣圖案和導電圖案，第二區域依次層疊絕緣圖案和導電圖案，介電層形成有暴露多晶硅圖案的摻雜區域的通孔；

形成覆蓋介電層且通過所述通孔與所述摻雜區域接觸的導電層；

圖案化處理所述導電層，去除第一區域的導電圖案上方的導電層；

對第二區域的導電圖案上方的導電層進行離子注入處理；

形成覆蓋經過圖案化處理和離子注入處理的導電層的鈍化層。

本發明一實施例的陣列基板，包括：

基板；

位于基板上的多晶硅圖案、絕緣圖案、導電圖案及介電層，基板上方劃分有沿平行基板方向間隔設置的第一區域和第二區域，第一區域依次層疊多晶硅圖案、絕緣圖案和導電圖案，第二區域依次層疊絕緣圖案和導電圖案，介電層形成有暴露多晶硅圖案的摻雜區域的通孔；

導電層，覆蓋介電層且通過所述通孔與所述摻雜區域接觸，所述導電層暴露所述第一區域的導電圖案，且位于所述第二區域的導電圖案上方的導電層經過離子注入處理；

鈍化層，覆蓋所述導電層。

有益效果：本發明通過一層導電層即可制造形成薄膜晶體管的源極和漏極以及NMOS器件的半導體層，從而能夠簡化制造工藝，提高生產效率，降低成本。

附圖說明

圖1是本發明一實施例的陣列基板的制造方法的流程示意圖；

圖2是基于圖1所示方法制造陣列基板的場景示意圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明所提供的各個示例性的實施例的技術方案進行清楚、完整地描述。在不沖突的情況下，下述各個實施例以及實施例中的特征可以相互組合。