[發(fā)明專利]制造半導(dǎo)體器件的方法

在審

• 申請?zhí)枺?/td>: 201711462980.7
• 申請日: 2017-12-28
• 公開（公告）號: CN108257887A
• 公開（公告）日: 2018-07-06
• 發(fā)明（設(shè)計(jì)）人: 元孝植;吳祥奎;吳星珉;鄭光鈺
• 申請（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L23/544
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 翟然

一種制造半導(dǎo)體器件的方法包括：在測試晶片的單元區(qū)域中形成晶體管；在單元區(qū)域中的第一測試單元上形成第一測試圖案，第一測試圖案電連接到晶體管；以及使用電子束掃描第一測試圖案。在單元區(qū)域中形成晶體管包括圖案化測試晶片的上部以形成有源圖案、在有源圖案上形成源極/漏極區(qū)域、形成交叉有源圖案延伸的柵電極、形成聯(lián)接到源極/漏極區(qū)域的有源接觸、以及形成聯(lián)接到柵電極的柵極接觸。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思的示例性實(shí)施方式涉及制造半導(dǎo)體器件的方法，更具體地，涉及檢測半導(dǎo)體器件的工藝缺陷的方法以及包括其的制造半導(dǎo)體器件的方法。

背景技術(shù)

半導(dǎo)體器件由于其小尺寸、多功能能力和低制造成本是電子工業(yè)中廣泛使用的部件。半導(dǎo)體器件可以被分為存儲(chǔ)邏輯數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器件、處理邏輯數(shù)據(jù)的操作的半導(dǎo)體邏輯器件、以及具有存儲(chǔ)元件和邏輯元件的混合半導(dǎo)體器件中的一種。隨著半導(dǎo)體器件在電子工業(yè)中的使用繼續(xù)增加，需要具有高可靠性、高速度和多功能能力的半導(dǎo)體器件。隨著半導(dǎo)體器件被制造為滿足這些需求，半導(dǎo)體器件變得更加復(fù)雜和高度集成。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思的示例性實(shí)施方式提供了制造由于檢測工藝缺陷的改善的工藝而具有提高的可靠性的半導(dǎo)體器件的方法。

根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式，一種制造半導(dǎo)體的方法包括：在測試晶片的單元區(qū)域中形成多個(gè)晶體管；在測試晶片的單元區(qū)域中的第一測試單元上形成第一測試圖案，其中第一測試圖案電連接到晶體管；以及使用電子束掃描第一測試圖案。在單元區(qū)域中形成晶體管包括通過圖案化測試晶片的上部形成多個(gè)有源圖案、在有源圖案上形成多個(gè)源極/漏極區(qū)域、形成交叉有源圖案延伸的多個(gè)柵電極、形成聯(lián)接到源極/漏極區(qū)域的多個(gè)有源接觸、以及形成聯(lián)接到柵電極的多個(gè)柵極接觸。

根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式，一種制造半導(dǎo)體的方法包括對測試晶片的單元區(qū)域執(zhí)行電子束檢查工藝。測試晶片的單元區(qū)域包括：多個(gè)第一有源圖案；多個(gè)第二有源圖案；限定第一有源圖案和第二有源圖案的器件隔離層，其中第一有源圖案和第二有源圖案的上部垂直地凸出超過器件隔離層；交叉第一有源圖案和第二有源圖案延伸的多個(gè)柵電極；以及電連接到第一有源圖案和第二有源圖案及柵電極中的至少一個(gè)的多個(gè)測試圖案。第一有源圖案和柵電極構(gòu)成多個(gè)p溝道金屬氧化物場效應(yīng)(PMOS)晶體管，第二有源圖案和柵電極構(gòu)成多個(gè)n溝道金屬氧化物場效應(yīng)(NMOS)晶體管。

根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式，一種制造半導(dǎo)體的方法包括：在測試晶片的第一邏輯單元上形成多個(gè)邏輯晶體管；在測試晶片的第一邏輯單元上形成第一測試圖案，其中第一測試圖案電連接到邏輯晶體管；以及使用電子束掃描第一測試圖案。第一邏輯單元包括p溝道金屬氧化物場效應(yīng)(PMOSFET)區(qū)域和n溝道金屬氧化物場效應(yīng)(NMOSFET)區(qū)域。邏輯晶體管包括在PMOSFET區(qū)域中并且在第一方向上延伸的多個(gè)第一有源圖案、在NMOSFET區(qū)域中并且在第一方向上延伸的多個(gè)第二有源圖案、以及在交叉第一方向的第二方向上延伸并且交叉第一有源圖案和第二有源圖案延伸的多個(gè)柵電極。

根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式，一種制造半導(dǎo)體器件的方法包括：在測試晶片的單元區(qū)域中形成多個(gè)第一有源圖案；在單元區(qū)域中形成多個(gè)第二有源圖案；形成限定第一有源圖案和第二有源圖案的器件隔離層，其中第一有源圖案和第二有源圖案的上部垂直地凸出超過器件隔離層；形成交叉第一有源圖案和第二有源圖案延伸的多個(gè)柵電極；形成電連接到第一有源圖案和第二有源圖案及柵電極中的至少一個(gè)的多個(gè)測試圖案，其中第一有源圖案和柵電極構(gòu)成多個(gè)p溝道金屬氧化物場效應(yīng)(PMOS)晶體管，第二有源圖案和柵電極構(gòu)成多個(gè)n溝道金屬氧化物場效應(yīng)(NMOS)晶體管；將電子束照射到測試圖案上；以及通過響應(yīng)于將電子束照射到測試圖案上掃描從測試圖案發(fā)射的電子而檢測至少一個(gè)工藝缺陷。

附圖說明

通過參照附圖詳細(xì)描述本發(fā)明構(gòu)思的示例性實(shí)施方式，本發(fā)明構(gòu)思的以上和另外的特征將變得更加明顯，附圖中：