[發明專利]CoolMOS結構

在審

• 申請號: 201711455438.9
• 申請日: 2017-12-28
• 公開（公告）號: CN109980008A
• 公開（公告）日: 2019-07-05
• 發明（設計）人: 沈立;陸宇;周潤寶;沈金龍;程玉華
• 申請（專利權）人: 上海卓弘微系統科技有限公司;上海芯哲微電子科技股份有限公司;上海北京大學微電子研究院
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種CoolMOS結構，用以提高擊穿電壓，其中所述為該CoolMOS的制作結構，包括漂移區以及漂移區摻雜濃度的情況。該漂移區的摻雜濃度情況由虛線標出。該方法包括該漂移區制作的步驟，以及在漂移區制作的過程中調節漂移區的摻雜濃度而使其達到提高擊穿電壓的目的。該方法在不增加掩模板以及制造成本的前提下，提出一種新的方法來提高VDMOS的擊穿電壓。

技術領域

一種CoolMOS結構，屬于半導體功率器件技術領域，尤其涉及縱向雙擴散金屬氧化物半導體場效應管結構及其制造方法。

背景技術

雙擴散技術氧化物半導體場效應管(DMOS，Double-diffused MOSFET)器件是常用的功率器件，包括橫向雙擴散金屬氧化物半導體場效應管(LDMOS，Lateral Double-diffused MOSFET)和垂直雙擴散金屬氧化物半導體場效應管(VDMOS，Vertical Double-diffused MOSFET)。擊穿電壓是衡量DMOS器件性能的重要參數，其通常表示的意義是在保證期間不被擊穿的情況下，DMOS源極跟漏極之間能夠施加的最大電壓。

VDMOS器件在低壓應用領域，可以得到較理想的導通電阻和開關特性，但是隨著電壓的不斷升高，導通電阻主要是由高阻外延層的電阻來決定的，且隨著漏源擊穿電壓的2.4～2.6次方而不斷增大，所以要使高耐壓VDMOS器件獲得較低的導通損耗一直是VDMOS器件不斷發展的一個方向。

傳統的VDMOS器件結構示意圖，如圖1所示，其中，11是多晶硅柵、12是隔離介質、13是源極金屬、14是N⁺源區、15是P型基區、16是N^-漂移區、17是N⁺襯底、18是漏極金屬。其中多晶硅柵11采用的是平面柵結構，電流在流向與表面平行的溝道時，柵極11下面由P型基區15圍起來的一個結型場效應管(JFET)是電流的必經之路，它成為電流通道上的一個串聯電阻的存在，使得傳統VDMOS器件難以獲得較低的導通損耗。

為了更有效的提高擊穿電壓，又提出了一種稱為CoolMOS的器件，其結構如圖2所示，其中，21是多晶硅柵、22是隔離介質、23是源極金屬、24是N⁺源區、25是P型基區、26是N柱、27是N⁺襯底、28是漏極金屬、29是P柱。它采用交替相間的P柱29和N柱26的形式，有效地利用地利用電荷補償原理，當器件處于正向靜止狀態時，電場不僅在垂直方向上，也在水平方向上衰減，從而獲得更薄的N^-漂移區或者更高濃度的N型摻雜，導通壓降相對于傳統VDMOS結構降低了越5倍。CoolMOS結構是采用多次淀積外延層以及多次注入P柱29而形成的一種結構，但是，隨著BV的增大，外延層的淀積次數也會相應隨之增加，這就增加了很大一部分成本，也使得導通電阻逐漸增加。

發明內容

本發明提供了一種CoolMOS結構及其制造方法，以提高此CoolMOS結構的擊穿電壓。

本發明提供了一種CoolMOS結構，包括漂移區的制作方法及漂移區摻雜濃度的分布情況。

本發明提供了一種CoolMOS結構，制造該CoolMOS器件時不需要增加任何掩模板。

可選的，所述漂移區濃度調節是每次淀積外延層的時候調節此次外延層的電阻。

可選的，所述漂移區的濃度不是固定不變的，而是線性變化的。

可選的，所述器件結構為CoolMOS結構。

可選的，所述CoolMOS結構為VDMOS結構。