[發明專利]連接通孔的電遷移壽命時間測試裝置及其測試方法

有效

• 申請號: 201711447812.0
• 申請日: 2017-12-27
• 公開（公告）號: CN107887291B
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 章曉文;恩云飛;何玉娟
• 申請（專利權）人: 中國電子產品可靠性與環境試驗研究所
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/67
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 劉艷麗

本發明提供一種連接通孔的電遷移壽命時間測試裝置及其測試方法，通過與連接通孔的第一接觸層和/或第二接觸層壓合的加熱板，加熱連接通孔的第一接觸層和/或第二接觸層，為連接通孔提供電遷移壽命時間測試的應力溫度，且可以短時間內快速提高應力溫度，而不會影響芯片中其它器件和結構的可靠性產生。進一步地可通過第一溫度檢測模塊檢測加熱板的溫度值，由第一處理器根據加熱板的溫度值獲得電遷移壽命時間；還可通過第二溫度檢測模塊檢測第一接觸層和第二接觸層的溫度，由根據第一接觸層和第二接觸層的溫度值獲得連接通孔的電遷移壽命時間。基于此，有效地縮短電遷移壽命時間的測試周期。

技術領域

本發明涉及半導體技術領域，特別是涉及一種連接通孔的電遷移壽命時間測試裝置及其測試方法。

背景技術

在傳統的CMOS工藝中，形成銅互連的大馬士革工藝要求對縱深比高的溝槽或通孔進行填充，填充的好壞直接影響了互連線的性能。在銅的淀積過程中，因為在角落處和連接通孔底部的淀積速率較快，填充過程中容易在溝槽或通孔的內部形成空洞，導致空洞附近局部的電阻升高，電流密度加劇，使局部的抗電遷移能力大大降低，易產生電遷移失效，成為互連線失效開路的地方。針對連接通孔縱深比高，不易填充均勻、容易形成空洞以及臺階覆蓋性差，易產生缺陷。

因此，針對連接通孔縱深比高，不易填充均勻、容易形成空洞以及臺階覆蓋性差，易產生缺陷的問題，工藝生產過程中一直對連接通孔的電遷移可靠性進行監控。通過一定時間的加速壽命測試，得出連接通孔的電遷移效應壽命時間。

在半導體版圖中，有源區、多晶硅與金屬層之間的連接稱為連接通孔，而不同金屬層之間的連接稱為連接通孔。傳統的測試連接通孔的電遷移效應壽命時間主要有兩種，一是利用高溫箱和較大的電流密度，通過一定時間的加速壽命測試，基于失效時間的威布爾統計分布，得出連接通孔的電遷移壽命時間；二是利用高溫探針臺的探針卡將應力電壓和應力電流連接到連接通孔的金屬壓焊塊上，進行連接通孔電遷移效應的可靠性測試。

然而，使用高溫箱進行測試時，需要將整個半導體芯片放入高溫箱中，會對芯片中各器件和結構的可靠性產生影響，且高溫箱內部溫度不能過高、提溫不能過快，導致測試周期較長；使用高溫探針臺，探針卡容易因為氧化、磨損或震動等原因與金屬壓焊塊接觸不良，導致對失效時間的測試結果出現誤差，難以保證測試結果的準確性。

發明內容

基于此，有必要針對傳統的測試連接通孔的電遷移效應壽命時間的方法存在的上述缺陷，提供一種連接通孔的電遷移壽命時間測試裝置及其測試方法。

本發明所提供的技術方案如下：

一種連接通孔的電遷移壽命時間測試裝置，包括第一溫度檢測模塊、第一處理器以及用于與第一接觸層和/或所述第二接觸層壓合的加熱板；

所述加熱板用于接入工作電流，加熱所述第一接觸層和/或所述第二接觸層；其中，所述第一接觸層和所述第二接觸層均為接觸連接通孔的金屬掩膜層；

所述第一溫度檢測模塊用于檢測加熱板的溫度值；

所述第一處理器連接所述第一溫度檢測模塊，用于根據加熱板的溫度值獲得連接通孔的電遷移壽命時間。

一種連接通孔的電遷移壽命時間測試裝置，包括第二溫度檢測模塊、第二處理器和用于與第一接觸層和/或所述第二接觸層壓合的加熱板；

所述加熱板用于接入工作電流，加熱所述第一接觸層和/或所述第二接觸層；其中，所述第一接觸層和所述第二接觸層均為接觸連接通孔的金屬掩膜層；

所述第二溫度檢測模塊用于分別檢測所述第一接觸層和所述第二接觸層的溫度值；

所述第二處理器連接所述第二溫度檢測模塊，用于根據所述第一接觸層和所述第二接觸層的溫度值獲得連接通孔的電遷移壽命時間。

一種連接通孔的電遷移壽命時間測試方法，包括步驟：