[發明專利]一種減少設計面積的動態隨機存儲器單元及其制造方法

在審

• 申請號: 201711434312.3
• 申請日: 2017-12-26
• 公開（公告）號: CN108172578A
• 公開（公告）日: 2018-06-15
• 發明（設計）人: 金鎭湖;康太京
• 申請（專利權）人: 東芯半導體有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

本發明提供了一種減少設計面積的動態隨機存儲器單元及其制造方法，應用于半導體存儲裝置制造領域，其中，每一所述動態隨機存儲器單元包括一晶體管、一電容器，所述晶體管的柵電極于字線電壓的控制下導通位線與所述電容器之間的傳送通道；每一對所述動態隨機存儲器單元通過以下步驟制備：于一半導體基板上形成水平方向擴張的面板；于所述面板兩側形成一所述晶體管的柵電極；于所述面板上方一預定位置形成與所述位線產生電連接的位線連接口；于所述柵電極的一側形成所述電容器，所述電容器與所述傳送通道產生電連接；有益效果：通過共用面板和位線連接口的方式減小動態隨機存儲器單元的設計面積。

技術領域

本發明涉及半導體制造領域，尤其涉及一種減少設計面積的動態隨機存儲器單元及其制造方法。

背景技術

一般來說，動態隨機存儲器是由復數個的動態隨機存儲器單元組成。此時，復數個的動態隨機存儲器單元各自由一個晶體管(CTR)與一個電容器組成。電容器可以存儲電荷，晶體管(CTR)形成一個根據被附加在柵電極的電壓而連接位線與電容器的傳送通道(TCH)。

同時，隨著動態隨機存儲器的高集積化，關于減少設計面積的動態隨機存儲器單元(DRAM Cell)的研究正在被進行。特別是在確保一定程度的單元晶體管傳送通道長度的情況下，減少設計面積的技術正在積極地進行中。

具有單元晶體管的垂直型填充物是這些減少單元晶體管設計面積的技術之一。擁有垂直型填充物的單元晶體管可以在有限的設計面積下，也能體現出所需長度的傳送通道。

但是，因為這種擁有垂直型填充物的單元晶體管中的每個動態隨機存儲器需要一個填充物，所以在減少動態隨機存儲器的設計面積時存在瓶頸。

發明內容

針對上述問題，本發明提供了一種減少設計面積的動態隨機存儲器單元的制造方法，應用于半導體存儲裝置制造領域，其中，每一所述動態隨機存儲器單元包括一晶體管、一電容器，所述晶體管的柵電極于字線電壓的控制下導通位線與所述電容器之間的傳送通道；每一對所述動態隨機存儲器單元通過以下步驟制備：

步驟S1，于一半導體基板上形成水平方向擴張的面板；

步驟S2，于所述面板兩側形成一所述晶體管的柵電極；

步驟S3，于所述面板上方一預定位置形成與所述位線產生電連接的位線連接口；

步驟S4，于所述柵電極的一側形成所述電容器，所述電容器與所述傳送通道產生電連接。

其中，所述步驟S1中形成所述面板的方法包括以下步驟：

步驟S11，于所述半導體基板表面依次淀積一第一氧化層和一第一絕緣層；

步驟S12，于所述第一絕緣層表面淀積一第一掩膜層，圖案化所述第一掩膜層，于一預定位置形成工藝窗口；

步驟S13，通過所述第一掩膜層對所述第一絕緣層、所述第一氧化層和所述半導體基板進行刻蝕，停留于所述半導體基板中一預定深度，形成分離溝；

步驟S14，去除所述第一掩膜層，于所述第一絕緣層表面形成一第二掩膜層，圖案化所述第二掩膜層，于一預定位置形成工藝窗口；

步驟S15，通過所述第二掩膜層對所述第一絕緣層、所述第一氧化層和所述半導體基板進行刻蝕，停留于所述半導體基板中一預定深度，形成所述面板；

其中，所述步驟S2中形成柵電極的方法包括以下步驟：

步驟S21，去除所述第二掩膜層，對所述半導體基板和所述面板表面進行離子注入，形成所述傳送通道；

步驟S22，于所述半導體基板和所述面板表面形成一第二氧化層和一第一傳導層；

步驟S23，對所述第一傳導層進行刻蝕，形成所述柵電極；