[發(fā)明專利]通信接口電路及通信方法

在審

• 申請?zhí)枺?/td>: 201711431475.6
• 申請日: 2017-12-22
• 公開（公告）號: CN108228508A
• 公開（公告）日: 2018-06-29
• 發(fā)明（設(shè)計）人: 譚建明;胡余生;賈衛(wèi)東;劉亞祥;樊柳芝;羅達(dá)智;經(jīng)琦;譚章德
• 申請（專利權(quán)）人: 珠海格力節(jié)能環(huán)保制冷技術(shù)研究中心有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 趙囡囡

本發(fā)明公開了一種通信接口電路及通信方法。其中，該通信接口電路包括：主控芯片，其中，所述主控芯片包括通信接口；連接器，通過并行總線與所述通信接口連接，其中，所述并行總線中的部分或全部信號線均設(shè)有上拉電路。本發(fā)明解決了現(xiàn)有技術(shù)的主控芯片通過連接器相連，而導(dǎo)致通訊信號不穩(wěn)定的技術(shù)問題。

技術(shù)領(lǐng)域

本發(fā)明涉及電路領(lǐng)域，具體而言，涉及一種通信接口電路及通信方法。

背景技術(shù)

兩種MCU(主控芯片)芯片之間的高速通訊信號常采用并行總線進(jìn)行通信，包含并行地址總線、并行數(shù)據(jù)總線、并行控制總線，他們之間的地址、數(shù)據(jù)、控制總線會通過排針相連的方式進(jìn)行信號通信，在現(xiàn)有電路中，MCU的高速總線接口和排針之間一般會串接一電阻進(jìn)行限流，防止電流過大損壞MCU芯片，但通過排針連接，線路寄生電感比較大，通訊頻率非常高，很容易會引起干擾，在信號傳輸時會出現(xiàn)通訊信號不穩(wěn)定情況，影響兩個MCU之間進(jìn)行高速總線信號通信，導(dǎo)致系統(tǒng)進(jìn)入非正常模式而使得產(chǎn)品無法正常工作。

針對上述現(xiàn)有技術(shù)的主控芯片通過連接器相連，而導(dǎo)致通訊信號不穩(wěn)定的問題，目前尚未提出有效的解決方案。

發(fā)明內(nèi)容

本發(fā)明實施例提供了一種通信接口電路及通信方法，以至少解決現(xiàn)有技術(shù)的主控芯片通過連接器相連，而導(dǎo)致通訊信號不穩(wěn)定的技術(shù)問題。

根據(jù)本發(fā)明實施例的一個方面，提供了一種通信接口電路，包括：主控芯片，其中，所述主控芯片包括通信接口；連接器，通過并行總線與所述通信接口連接，其中，所述并行總線中的部分或全部信號線均設(shè)有上拉電路。

進(jìn)一步地，所述通信接口電路包括:在所述主控芯片與所述連接器之間的每條所述信號線上，設(shè)置有限流電阻；所述上拉電路設(shè)置在所述限流電阻與所述連接器之間。

進(jìn)一步地，所述主控芯片包括：第一主控芯片和第二主控芯片，其中，所述第一主控芯片和所述第二主控芯片分別通過所述并行總線與所述連接器相連。

進(jìn)一步地，所述通信接口電路還包括：電源；所述上拉電路包括：上拉電阻；所述并行總線通過所述上拉電阻與所述電源相連。

進(jìn)一步地，所述并行總線中的所述信號線通過所述上拉電阻與所述電源相連包括：所述并行總線中的部分或全部所述信號線均通過所述信號線對應(yīng)的上拉電阻與所述電源相連。

進(jìn)一步地，所述并行總線中的所述信號線通過所述上拉電阻與所述電源相連包括：所述并行總線中的部分或全部所述信號線通過同一個所述上拉電阻與所述電源相連。

進(jìn)一步地，所述并行總線包括：地址總線、控制總線、數(shù)據(jù)總線。

進(jìn)一步地，所述連接器包括：排針。

根據(jù)本發(fā)明實施例的另一方面，還提供了一種通信方法，包括：通過第一主控芯片產(chǎn)生信號；對所述信號在并行總線中通過上拉電路處理后傳輸至連接器，其中，所述并行總線連接在所述連接器與所述第一主控芯片之間，所述并行總線中的部分或全部信號線均設(shè)有所述上拉電路。

進(jìn)一步地，所述通信方法還包括：通過所述連接器接收所述信號；將所述信號在所述并行總線中通過所述上拉電路處理后傳輸至第二主控芯片，其中，所述并行總線連接在所述連接器與所述第二主控芯片之間，所述并行總線中的部分或全部信號線均設(shè)有所述上拉電路。

在本發(fā)明實施例中，并行總線連接在主控芯片的通信接口與連接器之間，主控芯片產(chǎn)生的信號通過經(jīng)過通信接口和并行總線傳輸至連接器中，或在連接器接收到信號后，通過并行總線傳輸至主控芯片中，其中，并行總線中的部分或全部信號線上均設(shè)有上拉電路，信號在并行總線上傳輸過程中，信號在受到上拉電路的處理后，從而使信號在主控芯片與連接器之間的并行總線上傳輸?shù)倪^程中，能夠降低由于線路寄生電感所造成的干擾，使主控芯片在通訊頻率較高的情況下，能夠保證通訊信號的穩(wěn)定，進(jìn)而解決了現(xiàn)有技術(shù)的主控芯片通過連接器相連，而導(dǎo)致通訊信號不穩(wěn)定的技術(shù)問題。