[發明專利]層疊型電子部件的制造方法以及層疊型電子部件

在審

• 申請號: 201711431276.5
• 申請日: 2017-12-26
• 公開（公告）號: CN108281274A
• 公開（公告）日: 2018-07-13
• 發明（設計）人: 立花薰
• 申請（專利權）人: 株式會社村田制作所
• 主分類號: H01F41/04
• 分類號: H01F41/04;H01F41/10;H01F41/00;H01F27/28;H01F27/29;H01F17/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李洋;青煒

本發明提供能夠以低成本在層疊體的底面形成尺寸精度高的外部電極的層疊型電子部件的制造方法以及層疊型電子部件。層疊型電子部件的制造方法具備：形成包括多個陶瓷層的層疊體的工序；在層疊體的底面形成外部電極導體層的工序；在形成外部電極導體層后，將外部電極導體層的一部分以及層疊體的底面的一部分中的至少外部電極導體層的一部分除去而形成槽的工序；以及將層疊體分割為多個芯片區域而進行單片化的工序。

技術領域

本發明涉及層疊型電子部件的制造方法以及層疊型電子部件。

背景技術

以往，作為層疊型電子部件，有專利第3351738號公報(專利文獻1)所記載的部件。該層疊型電子部件具有：層疊體、設置于層疊體內的線圈、以及設置于層疊體并與線圈電連接的外部電極。為了抑制產生于外部電極與線圈之間的雜散電容，將規定形狀的外部電極設置于層疊體的底面的一部分。

專利文獻1：日本專利第3351738號公報

另外，若欲制造上述以往的層疊型電子部件，則考慮在外部電極的形成時，保持層疊體的上表面側，通過浸漬法形成外部電極。浸漬法最容易且成本低。然而，對于浸漬法而言，有在層疊體的底面的一部分形成尺寸精度高的外部電極較困難這樣的問題。

發明內容

因此，本發明的課題在于提供能夠以低成本在層疊體的底面形成尺寸精度高的外部電極的層疊型電子部件的制造方法以及層疊型電子部件。

為了解決上述課題，本發明的層疊型電子部件的制造方法具備：

形成包括多個陶瓷層的層疊體的工序；

在上述層疊體的底面形成外部電極導體層的工序；

在形成上述外部電極導體層后，將上述外部電極導體層的一部分以及上述層疊體的底面的一部分中的至少上述外部電極導體層的一部分除去而形成槽的工序；以及

將上述層疊體分割為多個芯片區域而進行單片化的工序。

根據本發明的層疊型電子部件的制造方法，將外部電極導體層的一部分以及層疊體的底面的一部分中的至少外部電極導體層的一部分除去而形成槽，將層疊體分割為多個芯片區域而進行單片化，因此能夠形成規定形狀的外部電極。由此，能夠以低成本在層疊體的底面形成尺寸精度高的外部電極。

另外，在層疊型電子部件的制造方法的一實施方式中，在形成上述槽的工序中，使用切割刀片而形成上述槽。

根據上述實施方式，通過使用切割刀片，能夠容易地形成槽。

另外，在層疊型電子部件的制造方法的一實施方式中，在上述單片化的工序中，使用切割刀片來進行單片化。

根據上述實施方式，在單片化的工序中，能夠使用與形成槽的工序相同的切割刀片，從而能夠簡化制法。

另外，在層疊型電子部件的制造方法的一實施方式中，同時使形成上述槽的工序所使用的切割刀片與上述單片化的工序所使用的切割刀片進行掃描。

根據上述實施方式，同時使槽形成工序所使用的切割刀片與單片化工序所使用的切割刀片進行掃描，因此能夠縮短制造時間。

另外，在層疊型電子部件的制造方法的一實施方式中，在上述單片化的工序之前進行形成上述槽的工序。

根據上述實施方式，在單片化的工序之前進行形成槽的工序，因此能夠保持使層疊體穩定的狀態而形成槽，從而能夠在正確的位置形成槽。

另外，在層疊型電子部件的制造方法的一實施方式中，在形成上述槽的工序中，將上述外部電極導體層的一部分以及上述層疊體的底面的一部分除去而形成槽。