[發明專利]電子封裝件及其制法

在審

• 申請號: 201711391764.8
• 申請日: 2017-12-21
• 公開（公告）號: CN109904122A
• 公開（公告）日: 2019-06-18
• 發明（設計）人: 王伯豪;楊志仁;鄭有志;鄭子企;林長甫
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種電子封裝件及其制法，通過于承載結構與多個電子元件之間形成如底膠之填充材，且該填充材于兩電子元件之間的間隙中形成有間隔部，其中，該間隔部包含有相分離的第一區塊與第二區塊以作為應力緩沖區，故于后續研磨包覆該些電子元件的封裝層時，能有效避免該電子元件因研磨外力所產生的應力而發生破裂的問題。

技術領域

本發明有關一種半導體裝置，尤指一種電子封裝件及其制法。

背景技術

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前應用于芯片封裝領域的技術繁多，例如芯片尺寸構裝(Chip Scale Package，簡稱CSP)、芯片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多芯片模組封裝(Multi-Chip Module，簡稱MCM)等覆晶型封裝模組、或將芯片立體堆疊化整合為三維集成電路(3D IC)芯片堆疊模組。

圖1為現有3D IC式半導體封裝件1的剖面示意圖。首先，提供一具有相對的轉接側10a與置晶側10b的硅中介板(Through Silicon interposer，簡稱TSI)10，且該硅中介板10具有多個連通該置晶側10b與轉接側10a的導電硅穿孔(Through-silicon via，簡稱TSV)100，并于該置晶側10b上形成線路結構101以供接置多個具有焊錫凸塊12的半導體元件11，再以填充材13(如底膠)包覆該些焊錫凸塊12，并形成封裝層14以包覆該半導體元件11，并研磨該封裝層14，以令該半導體元件11的上表面外露出該封裝層14。接著，將該硅中介板10以其轉接側10a透過多個導電元件15設于一封裝基板16上，并使該封裝基板16電性連接該些導電硅穿孔100，再以底膠17包覆該些導電元件15。接著，形成封裝膠體18于該封裝基板16上，以令該封裝膠體18包覆該封裝層14與該硅中介板10。最后，形成多個焊球160于該封裝基板16的下側，以供接置于一電路板19上。

然而，現有半導體封裝件1中，于封裝時，該填充材13因毛細作用而會形成于各該半導體元件11之間的間隙S中，致使該半導體元件11的內部應力增高，故于研磨該封裝層14時，外部的研磨作用力會傳遞至該半導體元件11中，而造成該半導體元件11的應力集中而發生破裂，導致該半導體封裝件1的可靠度不佳。

因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明提供一種電子封裝件及其制法，能有效避免該電子元件因研磨外力所產生的應力而發生破裂的問題。

本發明的電子封裝件，包括：承載結構；第一電子元件與第二電子元件，其間隔設置于該承載結構上，以令該第一電子元件與該第二電子元件之間形成有一間隙；填充材，其形成于該承載結構與該第一電子元件之間及該承載結構與該第二電子元件之間，且令該填充材于該間隙中形成有間隔部，其中，該間隔部包含有相分離的第一區塊與第二區塊，且該第一區塊對應鄰近該第一電子元件，而該第二區塊對應鄰近該第二電子元件；以及封裝層，其形成于該承載結構上，以包覆該第一電子元件與第二電子元件，且令該第一電子元件與第二電子元件的上表面外露出該封裝層。

本發明還提供一種電子封裝件的制法，包括：將第一電子元件與第二電子元件間隔設置于承載結構上，以令該第一電子元件與該第二電子元件之間形成有一間隙；形成填充材于該承載結構與該第一電子元件之間及該承載結構與該第二電子元件之間，且令該填充材于該間隙中形成有間隔部，其中，該間隔部包含有相分離的第一區塊與第二區塊，且該第一區塊對應鄰近該第一電子元件，而該第二區塊對應鄰近該第二電子元件；以及形成封裝層于該承載結構上，以包覆該第一電子元件與第二電子元件，且令該第一電子元件與第二電子元件的上表面外露出該封裝層。

前述的電子封裝件及其制法中，該承載結構電性連接該第一電子元件及第二電子元件。

前述的電子封裝件及其制法中，該第一電子元件與該第二電子元件為相同或不同類型。