[發(fā)明專利]一種優(yōu)化的芯片級封裝工藝方法

有效

• 申請?zhí)枺?/td>: 201711388186.2
• 申請日: 2017-12-20
• 公開（公告）號: CN108269812B
• 公開（公告）日: 2019-02-15
• 發(fā)明（設計）人: 曹靜;潘震;胡勝
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

本發(fā)明提供了一種優(yōu)化的芯片級封裝工藝方法，其中，提供一第一晶圓，包括以下步驟：于第一晶圓表面形成第一溝槽結構；于第一晶圓表面形成第二溝槽結構；對第一溝槽結構和第二溝槽結構進行填充；對填充后的第一晶圓表面進行平坦化，至露出第一晶圓表面；于第一晶圓表面形成焊盤結構；將第一晶圓形成有焊盤結構的一面與一第二晶圓相鍵合；對第一晶圓減薄一預定厚度；于減薄后的第一晶圓表面引出金屬線，進行后續(xù)封裝工藝；有益效果：使用新的工藝后，可以完全屏蔽后續(xù)封裝工藝金屬引線對器件的影響，簡化當前的工藝流程，從而減少多道工藝流程，提高產(chǎn)品的可靠性。

技術領域

本發(fā)明涉及半導體制造領域，尤其涉及一種優(yōu)化的芯片級封裝工藝方法。

背景技術

當前一種背照式(Back Side Illumination，BSI)傳感器CSP(Chip ScalePackage，芯片級封裝)封裝工藝，是從承載硅片面做金屬線引腳。使用現(xiàn)有工藝制成的焊盤結構示意圖如圖1a和圖1b所示，包括硅基底11，淺溝槽12，金屬焊盤13，氧化物層14。為確保金屬線能完全導出，深孔會穿透器件(device)芯片和背照式傳感器的焊盤(BSI BOND PAD)而停在封裝材料上，因為器件溝槽隔離深度只有不到0.3um的深度，后續(xù)器件減薄后的厚度大于2um，遠大于溝槽的厚度，這就導致封裝金屬引線會接觸Si，對器件可靠性有潛在的影響，需要致力于工藝優(yōu)化來提高產(chǎn)品質(zhì)量；

另外，因為深孔會穿透器件芯片和背照式傳感器的焊盤而停在封裝材料上，所以背照式傳感器將器件金屬引線導出并連通的工藝就顯得有點多余了。

發(fā)明內(nèi)容

針對上述問題，本發(fā)明提供了一種優(yōu)化的芯片級封裝工藝方法，其中，提供一第一晶圓，包括以下步驟：

步驟S1，于所述第一晶圓表面形成第一溝槽結構；

步驟S2，于所述第一晶圓表面形成第二溝槽結構；

步驟S3，對所述第一溝槽結構和所述第二溝槽結構進行填充；

步驟S4，對填充后的所述第一晶圓表面進行平坦化，至露出所述第一晶圓表面；

步驟S5，于所述第一晶圓表面形成焊盤結構；

步驟S6，將所述第一晶圓形成有所述焊盤結構的一面與一第二晶圓相鍵合；

步驟S7，對所述第一晶圓減薄一預定厚度；

步驟S8，于減薄后的所述第一晶圓表面引出金屬線。

其中，所述步驟S1中形成所述第一溝槽的步驟為：

步驟S11，于所述第一晶圓表面形成一第一光刻層，圖案化所述第一光刻層，于一預定位置形成工藝窗口；

步驟S12，通過所述第一光刻層對所述第一晶圓進行刻蝕，停留于所述第一晶圓內(nèi)一第一預定深度；

步驟S13，去除所述第一光刻層，形成所述第一溝槽結構。

其中，所述步驟S2中形成所述第二溝槽結構的步驟為：

步驟S21，于所述第一晶圓表面形成一第二光刻層，圖案化所述第二光刻層，于一預定位置形成工藝窗口；

步驟S22，通過所述第二光刻層對所述第一晶圓進行刻蝕，停留于所述第一晶圓內(nèi)一第二預定深度；

步驟S23，去除所述第二光刻層，形成所述第二溝槽結構。

其中，所述第一預定深度小于所述第二預定深度。

其中，所述步驟3中通過沉積一氧化層進行填充。

其中，所述第一溝槽結構的深度不大于0.3微米。

其中，所述步驟S8后，還包括進行后續(xù)的封裝步驟。