[發(fā)明專(zhuān)利]一種ONFI接口雙時(shí)鐘沿采樣裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201711384006.3
• 申請(qǐng)日: 2017-12-20
• 公開(kāi)（公告）號(hào): CN107977328B
• 公開(kāi)（公告）日: 2019-12-10
• 發(fā)明（設(shè)計(jì)）人: 施鵬;陳淼;王元龍;趙偉
• 申請(qǐng)（專(zhuān)利權(quán)）人: 天津瑞發(fā)科半導(dǎo)體技術(shù)有限公司
• 主分類(lèi)號(hào): G06F13/16
• 分類(lèi)號(hào): G06F13/16
• 代理公司: 12209 天津盛理知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 王雨晴

本發(fā)明公開(kāi)了一種ONFI接口雙時(shí)鐘沿采樣裝置，包括首級(jí)時(shí)鐘延時(shí)模塊、次級(jí)時(shí)鐘延時(shí)模塊、時(shí)鐘反相模塊、多個(gè)數(shù)據(jù)采樣模塊、數(shù)據(jù)先入先出模塊，該ONFI接口雙時(shí)鐘沿采樣裝置在輸入時(shí)鐘與輸入數(shù)據(jù)同步的條件下通過(guò)時(shí)鐘延時(shí)模塊和時(shí)鐘反相模塊調(diào)整各數(shù)據(jù)采樣模塊的采樣時(shí)鐘沿位置，從而保證所有數(shù)據(jù)采樣都有足夠的建立保持時(shí)間，同時(shí)保證寫(xiě)入數(shù)據(jù)先入先出模塊的數(shù)據(jù)與輸入數(shù)據(jù)嚴(yán)格相等。本發(fā)明以簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)了ONFI接口的雙時(shí)鐘沿采樣數(shù)據(jù)并通過(guò)先入先出模塊轉(zhuǎn)換數(shù)據(jù)時(shí)鐘域的目的。

技術(shù)領(lǐng)域

本發(fā)明涉及一種ONFI接口雙時(shí)鐘沿采樣裝置，特別涉及到在ONFI接口高速數(shù)據(jù)傳輸中所使用的雙時(shí)鐘沿采樣數(shù)據(jù)并轉(zhuǎn)換時(shí)鐘域的數(shù)據(jù)傳輸裝置。

背景技術(shù)

隨著各種存儲(chǔ)設(shè)備不斷普及，對(duì)高速數(shù)字通信接口的速度提出了越來(lái)越高的要求，例如EMMC、SD、ONFI等各種存儲(chǔ)通信接口協(xié)議都需要以低功耗小芯片面積來(lái)實(shí)現(xiàn)數(shù)據(jù)信號(hào)的高速傳輸。這就需要在接口上對(duì)高速數(shù)據(jù)進(jìn)行穩(wěn)定的采樣并轉(zhuǎn)換到內(nèi)部時(shí)鐘域上，從而保證數(shù)據(jù)傳輸?shù)恼_性。

ONFI的全稱(chēng)為Open NAND Flash Interface,為新一代的NAND Flash高速數(shù)據(jù)傳輸接口標(biāo)準(zhǔn)，為了提高數(shù)據(jù)傳輸速度，在傳輸數(shù)據(jù)時(shí)，ONFI等存儲(chǔ)通信接口協(xié)議以雙時(shí)鐘沿模式(DDR)傳輸數(shù)據(jù)，并且在傳輸數(shù)據(jù)的同時(shí)，傳輸一個(gè)與數(shù)據(jù)同相位的時(shí)鐘采樣信號(hào)，這個(gè)信號(hào)一般叫做DQS，接收電路以DQS對(duì)數(shù)據(jù)進(jìn)行采樣，然后將數(shù)據(jù)轉(zhuǎn)換到內(nèi)部時(shí)鐘域進(jìn)行處理。因?yàn)镈QS的相位與內(nèi)部時(shí)鐘相位是不確定的，現(xiàn)有技術(shù)需要以復(fù)雜的相位檢測(cè)電路檢測(cè)DQS與內(nèi)部時(shí)鐘的相對(duì)相位后才能進(jìn)行數(shù)據(jù)在不同時(shí)鐘域之間的采樣與傳輸。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是，通過(guò)簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)ONFI接口數(shù)據(jù)的雙時(shí)鐘沿采樣并轉(zhuǎn)換到內(nèi)部時(shí)鐘域來(lái)達(dá)到接收ONFI接口高速數(shù)據(jù)的目的。

為了解決上述技術(shù)問(wèn)題，本發(fā)明采用的技術(shù)方案是：作為本發(fā)明的一種ONFI接口雙時(shí)鐘沿采樣裝置，包括首級(jí)時(shí)鐘延時(shí)模塊(100)、數(shù)據(jù)采樣模塊1(101)、數(shù)據(jù)采樣模塊2(102)、數(shù)據(jù)采樣模塊3(103)，

所述ONFI接口雙時(shí)鐘沿采樣裝置還包括時(shí)鐘反相模塊(107)、次級(jí)時(shí)鐘延時(shí)模塊(104)、數(shù)據(jù)先入先出模塊(108)，

ONFI接口雙時(shí)鐘沿采樣裝置的輸入時(shí)鐘(11)連接到首級(jí)時(shí)鐘延時(shí)模塊(100)的輸入端，首級(jí)時(shí)鐘延時(shí)模塊(100)的輸出端連接到數(shù)據(jù)采樣模塊1(101)的時(shí)鐘輸入端、數(shù)據(jù)采樣模塊2(102)的反相時(shí)鐘輸入端、數(shù)據(jù)采樣模塊3(103)的反相時(shí)鐘輸入端、時(shí)鐘反相模塊(107)的輸入端，

ONFI接口雙時(shí)鐘沿采樣裝置的輸入數(shù)據(jù)(10)連接到數(shù)據(jù)采樣模塊1(101)的數(shù)據(jù)輸入端、數(shù)據(jù)采樣模塊2(102)的數(shù)據(jù)輸入端，數(shù)據(jù)采樣模塊1(101)的數(shù)據(jù)輸出端連接到數(shù)據(jù)采樣模塊3(103)的數(shù)據(jù)輸入端，

數(shù)據(jù)采樣模塊2(102)的數(shù)據(jù)輸出端與數(shù)據(jù)采樣模塊3(103)的數(shù)據(jù)輸出端分別連接到數(shù)據(jù)先入先出模塊(108)的兩個(gè)寫(xiě)數(shù)據(jù)輸入端，

時(shí)鐘反相模塊(107)的輸出端連接到次級(jí)時(shí)鐘延時(shí)模塊(104)的輸入端，次級(jí)時(shí)鐘延時(shí)模塊(104)的輸出端連接到數(shù)據(jù)先入先出模塊(108)的寫(xiě)時(shí)鐘輸入端，

讀時(shí)鐘輸入(21)連接著數(shù)據(jù)先入先出模塊(108)的讀時(shí)鐘輸入端，同步讀出數(shù)據(jù)(20)連接著數(shù)據(jù)先入先出模塊(108)的讀數(shù)據(jù)輸出端。

優(yōu)選地，所述ONFI接口雙時(shí)鐘沿采樣裝置通過(guò)首級(jí)時(shí)鐘延時(shí)控制模塊(100)對(duì)輸入時(shí)鐘延時(shí)的調(diào)整保證數(shù)據(jù)采樣模塊1(101)和數(shù)據(jù)采樣模塊2(102)的正確采樣。