[發明專利]屏蔽柵溝槽MOSFET ESD結構的制造方法有效
| 申請號: | 201711383776.6 | 申請日: | 2017-12-20 |
| 公開(公告)號: | CN108091573B | 公開(公告)日: | 2020-12-18 |
| 發明(設計)人: | 周宏偉;楊樂;劉挺;岳玲 | 申請(專利權)人: | 西安龍騰新能源科技發展有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78 |
| 代理公司: | 西安新思維專利商標事務所有限公司 61114 | 代理人: | 李罡 |
| 地址: | 710021 陜西*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 屏蔽 溝槽 mosfet esd 結構 制造 方法 | ||
本發明涉及屏蔽柵溝槽MOSFET ESD結構及其制造方法,令ESD多晶硅光刻與柵極引出多晶硅光刻合并在一層柵極引出多晶硅光刻工藝下形成。本發明可以用傳統的半導體制造工藝實現,由舊設計ESD多晶硅光刻和柵極引出多晶硅光刻各自單獨光刻形成,優化為ESD多晶硅光刻與柵極引出多晶硅光刻合并在一層柵極引出多晶硅光刻工藝下形成,在工藝難度不增加的情況下減少一層單獨的ESD掩膜板,節約ESD掩膜板成本和后續的光刻工藝成本,最終降低芯片成本。
技術領域
本發明涉及半導體功率器件技術領域,具體涉及一種屏蔽柵溝槽MOSFET ESD結構的制造方法。
背景技術
對于傳統的功率MOSFET器件,器件導通電阻(Ron)與源漏擊穿電壓存在一定的折中關系(Ron∝BV2.5),長久以來限制了功率MOSFET器件的發展。屏蔽柵溝槽 MOSFET 利用電荷平衡原理,使得N型漂移區即使在較高摻雜濃度的情況下也能實現器件較高的擊穿電壓,從而獲得低的導通電阻,打破了傳統功率MOSFET的硅極限。屏蔽柵溝槽MOSFET的ESD結構由ESD多晶硅光刻和柵極多晶硅總共需兩層掩膜板兩次光刻工藝形成,新屏蔽柵溝槽MOSFETESD工藝優化為一層柵極引出多晶硅掩膜板和一次光刻工藝即可形成ESD結構。
發明內容
本發明的目的是提供一種屏蔽柵溝槽MOSFET ESD結構的制造方法,在最終結構一致情況下,減少一層ESD多晶硅掩膜板成本和一次ESD多晶硅光刻工藝成本。
本發明所采用的技術方案為:
屏蔽柵溝槽MOSFET ESD結構的制造方法,其特征在于:
ESD多晶硅光刻與柵極引出多晶硅光刻合并為在一層柵極引出多晶硅光刻工藝下形成。
所述的屏蔽柵溝槽MOSFET ESD結構的制造方法,其特征在于:
由以下步驟實現:
步驟一:提供 n 型重摻雜的 n+ 襯底,并在n+襯底上形成n型外延層;
步驟二:通過光刻、干法腐蝕形成有源區的深溝槽與終端區的深溝槽,終端區深溝槽包圍有源區深溝槽;
步驟三:利用濕法熱氧化工藝和淀積工藝在所述深溝槽底部和側壁生長場氧化層;
步驟四:利用重摻雜N型多晶硅淀積工藝,進行第一次多晶硅淀積;
步驟五:通過干法腐蝕工藝進行多晶硅回刻,使有源區深溝槽上方得到一個淺溝槽,終端區深溝槽內的第一多晶硅及場氧化層在光刻膠的保護下不回刻;
步驟六:經過場氧化層光刻和刻蝕,去除表面和側壁的場氧化層;
步驟七:經過干法熱氧化工藝生長柵氧化層;
步驟八:第二次重摻雜N型多晶硅淀積,并對第二次多晶硅干法回刻至溝槽內;
步驟九:第三次非摻雜多晶硅淀積,并利用光刻和干法刻蝕工藝對第三次多晶硅干法回刻至襯底表面;
步驟十:P-BODY注入,形成P阱;
步驟十一:通過光刻和注入工藝,制作器件有源區,調制ESD區域,降低非摻雜多晶硅覆蓋區電阻;
步驟十二:淀積介質層,接觸孔刻蝕;
步驟十三:接觸孔刻蝕注入形成歐姆接觸,最終完成結構。
如所述的屏蔽柵溝槽MOSFET ESD結構的制造方法制造的屏蔽柵溝槽MOSFET ESD結構。
本發明具有以下優點:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安龍騰新能源科技發展有限公司,未經西安龍騰新能源科技發展有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711383776.6/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





