[發明專利]鍍覆裝置、鍍覆方法及可計算機讀取的記錄介質

有效

• 申請號: 201711375258.X
• 申請日: 2017-12-19
• 公開（公告）號: CN108203838B
• 公開（公告）日: 2020-10-23
• 發明（設計）人: 增田泰之;下山正;岸貴士
• 申請（專利權）人: 株式會社荏原制作所
• 主分類號: C25D7/12
• 分類號: C25D7/12;C25D17/00;C25D19/00;H01L21/67
• 代理公司: 上海華誠知識產權代理有限公司 31300
• 代理人: 張麗穎

本發明提供鍍覆裝置、鍍覆方法及可計算機讀取的記錄介質。本發明使基板表面的親水性提高，并且抑制各基板的親水性的程度不均。鍍覆裝置對具有抗蝕劑圖案的基板進行鍍覆處理。該鍍覆裝置具有：使基板的表面與前處理液接觸的前處理單元；及對使被處理面與前處理液接觸的基板進行鍍覆處理的鍍覆槽。前處理單元具有：將基板的被處理面保持朝向上方的保持臺；構成為使保持臺旋轉的電機；構成為對被處理面照射紫外線的親水化處理部；以及構成為對由親水化處理部親水化后的被處理面供給前處理液的前處理液供給部。

技術領域

本發明涉及鍍覆裝置、鍍覆方法及可計算機讀取的記錄介質。

背景技術

在以往，進行在設置于半導體晶片等表面的細微的配線用槽、孔或抗蝕劑開口部形成配線，或在半導體晶片等表面形成與封裝電極等電連接的凸起(突起狀電極)。作為形成該配線及凸起的方法，例如已知有電解鍍覆法、沉積法、印刷法、球凸起法等，但伴隨半導體芯片的I/O數的增加、細間隙化，大多使用能夠細微化且性能比較穩定的電解鍍覆法。

在形成有配線的基板的規定位置通過電解鍍覆法形成凸起或配線時，廣泛進行使用抗蝕劑作為掩膜。具體而言，在基板的表面形成作為供電層的晶種層，在該晶種層的表面涂覆例如高度為20～120μm的抗蝕劑后，在該抗蝕劑層的規定的位置設置例如直徑5～200μm左右的開口部，形成抗蝕劑圖案。

在將凸起形成于抗蝕劑圖案的內部(抗蝕劑開口部)的電解鍍覆中，使陽極與基板浸漬于鍍覆液而在陽極與基板之間施加電壓。由于鍍覆液容易侵入基板表面的抗蝕劑開口部或貫通孔，因此進行用預濕液(前處理液)置換存在于這些抗蝕劑開口部或貫通孔內的空氣的預濕處理。作為這樣的預濕處理，已知使基板浸漬于在預濕槽內保持的預濕液中的處理(參照專利文獻1)。

另外，對在絕緣膜的表面形成稱為通孔的凹部，在絕緣膜的平坦的表面及凹部的表面上形成晶種層等導電層的晶片埋入金屬的電解鍍覆中，也在電解鍍覆前進行上述預濕處理。

另外，還已知如下鍍覆裝置(參照專利文獻2)：在這樣的預濕處理前，通過灰化裝置使抗蝕劑表面親水化。

現有技術文獻

專利文獻

專利文獻1：日本特開2007-138304號公報

專利文獻2：日本特開2005-240108號公報

發明要解決的課題

如專利文獻1所述，以往的預濕處理使基板整體浸漬于預濕液中，因此需要大量的預濕液。進一步，每對一片基板進行預濕處理時，需要更換預濕槽內的預濕液。將預濕液從預濕槽排出，并將新的預濕液儲存到預濕槽需要較長時間。因此，在以往的預濕處理中，希望使用的預濕液的量的降低及預濕處理時間的縮短。

在以往的鍍覆方法中，在配線形成工序中對抗蝕劑進行灰化處理后，未必立刻進行鍍覆處理。即，在配線形成工序中進行灰化處理后經過多長時間進行鍍覆是根據其工藝條件而不同的。伴隨著在配線形成工序中進行灰化處理后的時間的經過，基板的抗蝕劑表面及/或晶種層附著有機物，抗蝕劑表面及/或晶種層從親水性變化為疏水性。

在對進行灰化處理后經過了較長時間的基板進行鍍覆的情況下，基板的表面變得疎水化，因此預濕液不進入基板的抗蝕劑開口部內，或者在基板的被鍍覆面吸附氣泡而難以去除。因此，有時在被鍍覆的基板產生缺陷。

在專利文獻2所述的鍍覆裝置中，通過灰化裝置，在預濕處理前進行抗蝕劑表面的親水化。然而，在該鍍覆裝置中，灰化裝置與預濕槽分開配置，對保持于基板保持架之前的基板進行灰化處理，對保持于基板保持架的基板進行預濕處理。因此，有時由于鍍覆處理的狀況而無法迅速地進行基板的搬運，無法在進行灰化后立刻進行預濕處理。因此，有各基板的從灰化處理到預濕處理的時間不同，而親水性的程度產生不均的擔憂。

發明內容