[發明專利]乘法累加乘積指令

在審

• 申請號: 201711367078.7
• 申請日: 2017-12-18
• 公開（公告）號: CN108733345A
• 公開（公告）日: 2018-11-02
• 發明（設計）人: 內爾·伯吉斯;大衛·雷蒙德·魯茨;賈維爾·迪亞茲·布魯格拉
• 申請（專利權）人: ARM有限公司;安謀科技（中國）有限公司
• 主分類號: G06F7/496
• 分類號: G06F7/496
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 林強

本公開涉及乘法累加乘積指令。本文提供了一種設備，該設備具有包括L×M乘法器陣列的處理電路。與處理電路相關聯的指令解碼器支持用于生成至少一個結果元素的乘法累加乘積(MAP)指令，該至少一個結果元素對應于J位操作數的E位部分和K位操作數的F位部分的相應E×F乘積的和，其中1<E<J≤L并且1<F<K≤M。響應于MAP指令，指令解碼器控制處理電路來重新排列第二K位操作數的F位部分以形成經變換的K位操作數，并根據第一J位操作數和經變換的K位操作數控制L×M乘法器陣列使用用于累加常規乘法的部分乘積的加法器的子集來加總相應E×F乘積。

技術領域

本技術涉及數據處理領域。

背景技術

用于響應于指令來執行數據處理的處理電路可以包括用于將一對操作數相乘以產生乘積結果的乘法器。乘法器可以包括用于累加這對操作數的部分乘積的加法器陣列。

發明內容

至少一些示例提供了一種設備，設備包括：處理電路，處理電路用于執行數據處理，處理電路包括L×M乘法器陣列，其中L和M是整數；以及指令解碼器，指令解碼器響應于指定L位操作數和M位操作數的乘法指令來控制乘法器陣列使用用于累加L位操作數和M位操作數的部分乘積的多個加法器來將L位操作數和M位操作數相乘；其中響應于指定第一J位操作數和第二K位操作數的乘法累加乘積(multiply-and-accumulate-products，MAP)指令，其中J≤L并且K≤M，指令解碼器被配置用于控制處理電路來生成包括至少一個結果元素的結果值，每個結果元素對應于第一J位操作數的E位部分和第二K位操作數的F位部分的相應E×F乘積的和，其中1&lt;E&lt;J并且1&lt;F&lt;K；并且響應于MAP指令，指令解碼器被配置用于控制處理電路重新排列第二K位操作數的F位部分以形成經變換的K位操作數，并且用于根據第一J位操作數和經變換的K位操作數控制L×M乘法器陣列使用多個加法器的子集來加總相應E×F乘積。

至少一些示例提供了一種設備，設備包括：用于執行數據處理的裝置，包括用于執行L×M乘法的裝置；以及用于解碼指令的裝置，其響應于指定L位操作數和M位操作數的乘法指令，來控制用于執行L×M乘法的裝置使用多個用于加總以累加L位操作數和M位操作數的部分乘積的裝置將L位操作數和M位操作數相乘；其中響應于指定第一J位操作數和第二K位操作數的乘法累加乘積(MAP)指令，其中J≤L并且K≤M，用于解碼指令的裝置被配置用于控制用于執行數據處理的裝置來生成包括至少一個結果元素的結果值，每個結果元素對應于第一J位操作數的E位部分和第二K位操作數的F位部分的相應E×F乘積的和，其中1&lt;E&lt;J并且1&lt;F&lt;K；并且響應于MAP指令，用于解碼指令的裝置被配置用于控制用于執行數據處理的裝置重新排列第二K位操作數的F位部分以形成經變換的K位操作數，并且用于根據第一J位操作數和經變換的K位操作數控制用于執行L×M乘法的裝置使用多個用于加總的裝置的子集來加總相應E×F乘積。

至少一些示例提供了一種用于包括L×M乘法器陣列的設備的數據處理方法，L×M乘法器陣列包括多個加法器，多個加法器用于累加響應于乘法指令而被相乘的L位操作數和M位操作數的部分乘積，其中L和M是整數，方法包括：響應于指定第一J位操作數和第二K位操作數的乘法累加乘積(MAP)指令，其中J≤L且K≤M：重新排列第二K位操作數的F位部分以形成經變換的K位操作數，其中1&lt;F&lt;K；以及根據第一J位操作數和經變換后的K位操作數控制L×M乘法器陣列來生成包括至少一個結果元素的結果值，每個結果元素對應于第一J位操作數的E位部分和第二K位操作數的F位部分的相應E×F乘積的和，其中1&lt;E&lt;J；其中使用多個加法器的子集來加總相應E×F乘積。

本技術的其他方面、特征和優點將從結合附圖閱讀的對示例的以下描述變得顯而易見。

附圖說明

圖1示意性地示出了具有乘法器陣列的數據處理設備的示例；