[發明專利]一種氮化鎵器件及氮化鎵器件的封裝方法

在審

• 申請號: 201711366939.X
• 申請日: 2017-12-18
• 公開（公告）號: CN109935561A
• 公開（公告）日: 2019-06-25
• 發明（設計）人: 李孟;羅廣豪;李幸輝
• 申請（專利權）人: 鎵能半導體（佛山）有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L25/18;H01L21/60
• 代理公司: 北京易捷勝知識產權代理事務所(普通合伙) 11613
• 代理人: 齊勝杰

本發明提供一種氮化鎵器件及氮化鎵器件的封裝方法，所述氮化鎵器件包括：設計好走線的覆銅PCB板(陶瓷或鋁基的覆銅PCB板)和焊接在覆銅PCB板上的硅芯片和氮化鎵芯片，硅芯片和氮化鎵芯片之間采用Cascode的方式連接，其中，所述硅芯片正裝在覆銅PCB板上，氮化鎵芯片倒裝在覆銅PCB板上。氮化鎵器件主要使用覆銅PCB板上的走線實現所述氮化鎵芯片和所述硅芯片之間的電氣連接；其中，所述硅芯片的漏極直接與覆銅PCB板內走線上的焊盤焊接；所述氮化鎵芯片的源極、柵極和漏極位于朝向覆銅PCB板的面上，且所述氮化鎵芯片的源極、柵極和漏極均直接與覆銅PCB板內走線上的焊盤焊接。上述氮化鎵器件的制備工藝簡單，散熱效果好。

技術領域

本發明涉及半導體技術領域，特別是一種氮化鎵器件及氮化鎵器件的封裝方法。

背景技術

GaN HEMT(高電子遷移率晶體管)被稱為是第三代功率半導體器件。由于硅物理特征的局限性，GaN HEMT將逐漸取代硅器件在電力電子領域中的多數應用，進一步提高電力電子系統的效率及減小體積、降低制造成本。

在硅基晶圓上生成的硅半導體PN結為“垂直結構”，所以MOSFET晶體管的三個極“垂直結構”般地分布在晶體管半導體芯片的上下兩個平面上。

在晶圓上面的氮化鎵材料上生成的半導體PN結可以為“平面結構”，所以GaN HEMT的三個極分布在晶體管半導體芯片的同一個平面上。

目前，晶體管有D-Mode(耗盡型)和E-Mode(增強型)兩種。D-Mode的晶體管其漏極D和源極S之間平時處于常開的低阻態，而E-Mode的晶體管其漏極D和源極S之間平時處于常閉的高阻態。電力電子的電路拓撲中，為有效控制和方便使用，通常需要開關器件處于常閉的高阻態，所以常用的都是E-Mode的晶體管。所以D-Mode的氮化鎵芯片(GAN HEMT)必須通過Cascode(級聯)的連接方式變成常閉的高阻態，才能方便有效地直接應用在電力電子的電路拓撲中。Cascode的連接方式如圖1A所示，圖1A中左側為低壓場效應管(LVMOS)的硅芯片，右側為耗盡型的氮化鎵芯片(D-Mode GAN HEMT)。

現有技術中提供一種Cascode連接方式的D-Mode器件，該D-Mode器件是采取將低壓硅芯片和氮化鎵芯片分別貼在不同材料的底板上，或將低壓硅芯片正裝在封裝支架或金屬底板上，將氮化鎵芯片正裝在封裝支架或金屬底板上，然后在兩芯片之間，以及芯片與封裝支架引腳之間用打線的方式進行Cascode連接。

結合圖1B對現有技術方案的詳細描述如下：

底座A1是一整塊金屬(金屬頂層導電，底層是絕緣的)，其上附接有硅芯片A3和氮化鎵芯片A2。在封裝過程中，將硅芯片A3的源極(Source，S)和氮化鎵芯片A2的柵極(Gate，G)連接到一起，作為氮化鎵器件級聯管的源極電極B3引出。由于硅芯片A3的漏極(Drain，D)在底部，而底座A1是一整塊金屬，需要將硅芯片A3的漏極與氮化鎵A2的源極附接在一起，如圖1B中的B1所示。將硅芯片A3的柵極作為氮化鎵器件級聯管的柵極電極引出，如圖1B中的B2所示。將氮化鎵芯片A2的漏極作為氮化鎵器件級聯管的漏極電極引出，如圖1B中的B4所示。

現有技術完成封裝后的氮化鎵器件級聯管的俯視圖如圖2所示。圖2中封裝后的氮化鎵器件級聯管的電極的排列順序依次為柵極(G端)、源極(S端)和漏極(D端)。

現有技術的缺點如下：

(1)硅芯片A3底面是硅材料；而氮化鎵芯片A2的底面可能是硅、碳化硅或藍寶石晶圓基，將硅芯片和氮化鎵芯片貼焊或粘貼在同一材料或不同材料的支架或底板上，其制備工藝和散熱存在問題；

(2)封裝上述Cascode連接的器件，其工藝復雜和成本較高；