[發明專利]像素結構、半導體結構的制造方法及半導體元件的制造方法

在審

• 申請號: 201711364453.2
• 申請日: 2017-12-18
• 公開（公告）號: CN108054102A
• 公開（公告）日: 2018-05-18
• 發明（設計）人: 黃震鑠;范揚順
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L21/34
• 分類號: H01L21/34;H01L29/786
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;張福根

本發明提供一種像素結構、半導體結構的制造方法及半導體元件的制造方法。半導體結構的制造方法包括以下步驟。形成一氧化物半導體材料層，氧化物半導體材料層包括一主體部以及一輔助部，輔助部與主體部連接。形成一第一絕緣材料層于氧化物半導體材料層上。去除部分第一絕緣材料層及輔助部，以形成一第一絕緣層及一有源層，其中被去除的部分第一絕緣材料層至少與輔助部重疊。

技術領域

本發明涉及一種像素結構、半導體結構的制造方法及半導體元件的制造方法，且特別涉及一種使用氧化物半導體的像素結構、半導體結構的制造方法及半導體元件的制造方法。

背景技術

近年來，利用氧化物半導體薄膜來制造薄膜晶體管(TFT)的技術備受矚目，在制造上常使用等離子體工藝(例如PECVD)來形成薄膜晶體管的保護層。然而，以等離子體工藝形成的保護層常富含氫離子，一旦過多的氫離子擴散到氧化物半導體薄膜內，將導致薄膜晶體管的柵極電壓往負值方向偏移，而降低薄膜晶體管的性能。

發明內容

本發明的目的之一是避免過多的氫離子進一步擴散至溝道區內。

根據本發明的一方面，提出一種半導體結構的制造方法，包括以下步驟。形成一氧化物半導體材料層，氧化物半導體材料層包括一主體部以及一輔助部，輔助部與主體部連接。形成一第一絕緣材料層于氧化物半導體材料層上。去除部分第一絕緣材料層及輔助部，以形成一第一絕緣層及一有源層，其中被去除的部分第一絕緣材料層至少與輔助部重疊。

根據本發明的一方面，提出一種半導體元件的制造方法，包括以下步驟。形成一氧化物半導體材料層，氧化物半導體材料層包括一主體部以及一輔助部，輔助部與主體部連接。形成一柵極與主體部重疊。形成一第一絕緣材料層于氧化物半導體材料層上。去除部分第一絕緣材料層及輔助部，以形成一第一絕緣層及一有源層，其中被去除的部分第一絕緣材料層至少與輔助部重疊。形成一源極及一漏極于第一絕緣層上，并分別電性連接有源層的一源極區及一漏極區。

根據本發明的一方面，提出一種像素結構，包括一有源層、一第一絕緣層、一柵極絕緣層、一柵極、一源極及一漏極、以及一像素電極。有源層包括一源極區、一溝道區及一漏極區。第一絕緣層設置于有源層上并與有源層接觸，第一絕緣層的邊緣與有源層的邊緣相距一水平距離約為0微米至5微米。柵極絕緣層位于柵極以及有源層之間。源極及漏極設置于第一絕緣層上，并分別電性連接源極區及漏極區。像素電極與漏極電性連接。

為了對本發明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附附圖詳細說明如下：

附圖說明

圖1是本發明的一實施例的陣列基板的局部俯視圖。

圖2A是本發明一實施例的像素結構的制造方法中第一道光掩模工藝的俯視圖。

圖2B是沿圖2A的切線2B-2B’的剖視圖。

圖3A是本發明一實施例的像素結構的制造方法中第二道光掩模工藝的俯視圖。

圖3B是沿圖3A的切線3B-3B’的剖視圖。

圖4A-1是本發明一實施例的像素結構的制造方法中第三道光掩模工藝的俯視圖，圖4A-2是本發明另一實施例的像素結構的制造方法中第三道光掩模工藝的俯視圖。

圖4B是形成第一絕緣材料層于圖3B的結構上的剖視圖。

圖4C是沿圖4A-1或圖4A-2的切線4C-4C’的剖視圖。

圖5A是本發明一實施例的像素結構的制造方法中第四道光掩模工藝的俯視圖。

圖5B-1是沿圖5A的切線5B-5B’的剖視圖。

圖5B-2是圖5A的制造方法中利用第四道光掩模工藝的其它實施例的像素結構的剖視圖。