[發明專利]TSV轉接板及其制備方法

有效

• 申請號: 201711352509.2
• 申請日: 2017-12-15
• 公開（公告）號: CN108054139B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 張捷
• 申請（專利權）人: 浙江清華柔性電子技術研究院
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538;H01L27/02
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 劉長春

本發明涉及一種TSV轉接板及其制備方法，該方法包括：選取Si襯底；在所述Si襯底內制備至少兩個隔離區；在所述隔離區上制備靜電保護器件；刻蝕所述Si襯底在所述靜電保護器件兩側形成TSV，填充后形成TSV區；在所述TSV區的第一端面與所述靜電保護器件之間形成互連線；在所述TSV區的第二端面制備金屬凸點以完成所述TSV轉接板的制備。本發明提供的TSV轉接板通過在TSV轉接板上加工二極管作為ESD防護器件，解決了基于TSV工藝的集成電路系統級封裝抗靜電能力弱的問題，增強了集成電路系統級封裝的抗靜電能力。

技術領域

本發明屬半導體集成電路技術領域，特別涉及一種TSV轉接板及其制備方法。

背景技術

隨著硅的工藝發展趨近于其物理瓶頸，摩爾定律正在逐漸走向極限，集成電路行業將步入后摩爾時代。由于三維集成封裝作為一種不需要進一步縮小晶體管特征尺寸而能得到更好的電性能的方法，已經被半導體國際技術藍圖認為是后摩爾時代重要途徑之一。三維集成封裝的主要驅動力是：芯片尺寸減少、解決互連瓶頸、不同技術異構集成、高性能。硅通孔(Through-Silicon Via，簡稱TSV)技術是實現以上目標三維集成封裝的主要技術之一。TSV是一個在硅(芯片、晶圓或硅芯片載片)上占得通孔，并填充導電材料以在模塊或子系統形成垂直互連?；赥SV技術的三維集成封裝主要優勢在于：電性能好、功耗低、尺寸小、質量輕、I/O數多。

在半導體行業里面，隨著集成電路集成度的提高以及器件特征尺寸的減小，集成電路中靜電放電(Electro-Static Discharge，簡稱ESD)引起的潛在性損壞已經變得越來越明顯。據有關報道，集成電路領域的故障中有近35％的故障是由ESD所引發的，因此芯片內部都設計有ESD保護結構來提高器件的可靠性。

轉接板通常是指芯片與封裝基板之間的互連和引腳再分布的功能層。轉接板可以將密集的I/O引線進行再分布，實現多芯片的高密度互連，成為納米級集成電路與毫米級宏觀世界之間電信號連接最有效的手段之一。在利用轉接板實現多功能芯片集成時，不同芯片的抗靜電能力不同，在三維堆疊時抗靜電能力弱的芯片會影響到封裝后整個系統的抗靜電能力，因此如何提高基于TSV工藝的系統級封裝的抗靜電能力成為半導體行業亟待解決的問題。

發明內容

為了提高基于TSV工藝的系統級封裝的抗靜電能力，本發明提供了一種TSV轉接板及其制備方法；本發明要解決的技術問題通過以下技術方案實現：

本發明的實施例提供了一種TSV轉接板的制備方法，包括：

S101、選取Si襯底；

S102、在Si襯底內制備隔離區；

S103、在隔離區上制備靜電保護器件；

S104、刻蝕Si襯底在靜電保護器件兩側形成TSV，填充后形成TSV區；

S105、在TSV區的第一端面與靜電保護器件之間形成互連線；

S106、在TSV區的第二端面制備金屬凸點以完成TSV轉接板的制備。

在本發明的一個實施例中，S102包括：

S1021、利用化學氣相淀積(Chemical Vapor Deposition，簡稱CVD)工藝，在Si襯底上淀積第一SiO₂層和Si₃N₄層；

S1022、利用光刻工藝在Si襯底上形成隔離溝槽的填充圖形；

S1023、利用干法刻蝕工藝形成隔離溝槽；

S1024、利用CVD工藝，淀積第二SiO₂對隔離溝槽進行填充，形成隔離區。

在本發明的一個實施例中，靜電保護器件為二極管。