[發明專利]集成電路抗靜電轉接板及其制備方法

在審

• 申請號: 201711349226.2
• 申請日: 2017-12-15
• 公開（公告）號: CN108054133A
• 公開（公告）日: 2018-05-18
• 發明（設計）人: 冉文方
• 申請（專利權）人: 西安科銳盛創新科技有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/768;H01L23/538;H01L27/02
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 李斌

1.一種集成電路抗靜電轉接板的制備方法，其特征在于，包括：

(a)選取硅基襯底；

(b)在所述硅基襯底內制作TSV孔及隔離溝槽；

(c)利用二氧化硅材料填充所述隔離溝槽；

(d)利用多晶硅材料填充所述TSV孔，并引入摻雜氣體對所述多晶硅材料進行原位摻雜；

(e)在所述硅基襯底第一側制作P型區域，其中，所述P型區域與所述TSV孔分別位于所述隔離溝槽兩側；

(f)去除所述硅基襯底第二側部分材料，以使所述TSV孔與所述隔離溝槽貫穿所述硅基襯底；

(g)在所述硅基襯底第二側制作N型區域，其中，所述N型區域與所述P型區域相對設置，所述P型區域、所述N型區域與位于其之間的硅基襯底形成二極管；

(h)在所述硅基襯底第一側制作金屬互連線以使所述多晶硅材料與所述二極管相連接，并在所述硅基襯底第二側的所述多晶硅材料與所述N型區域處制作銅凸點。

2.根據權利要求1所述的制備方法，其特征在于，步驟(b)包括：

(b1)在1050～1100℃溫度下，利用熱氧化工藝在所述硅基襯底上生長厚度為800～1000nm的二氧化硅層；

(b2)利用光刻工藝，在所述二氧化硅層上制作第一待刻蝕區域與第二待刻蝕區域；

(b3)利用深度反應離子刻蝕工藝，在所述第一待刻蝕區域與所述第二待刻蝕區域刻蝕所述硅基襯底，分別形成所述TSV孔與所述隔離溝槽。

3.根據權利要求1所述的制備方法，其特征在于，在步驟(c)之前還包括：

(x1)利用熱氧化工藝，在所述TSV孔與隔離溝槽內壁形成氧化層；

(x2)利用濕法刻蝕工藝，選擇性刻蝕所述氧化層以使所述TSV孔與所述隔離溝槽內壁平整。

4.根據權利要求1所述的制備方法，其特征在于，步驟(c)包括：

(c1)利用光刻工藝，在所述硅基襯底表面形成隔離溝槽填充區域；

(c2)利用化學氣相淀積工藝，通過所述隔離溝槽填充區域在所述隔離溝槽內淀積二氧化硅。

5.根據權利要求1所述的制備方法，其特征在于，步驟(d)包括：

(d1)利用光刻工藝，在所述硅基襯底表面形成TSV孔填充區域；

(d2)利用化學氣相淀積工藝，通過所述TSV孔填充區域在所述TSV孔內淀積多晶硅材料，并引入摻雜氣體以對所述多晶硅材料進行原位摻雜。

6.根據權利要求1所述的制備方法，其特征在于，步驟(e)包括：

(e1)利用化學機械拋光工藝，對所述硅基襯底第一側進行平整化處理；

(e2)利用光刻工藝，選擇性刻蝕光刻膠，在所述硅基襯底上表面形成第一離子待注入區域；

(e3)在所述第一離子待注入區域摻入硼離子以在所述硅基襯底第一側形成所述P型區域。

7.根據權利要求1所述的制備方法，其特征在于，步驟(f)包括：

(f1)利用機械磨削工藝，去除所述硅基襯底第二側部分材料；

(f2)利用化學機械拋光工藝，對所述硅基襯底第二側進行平整化處理，使所述TSV孔與所述隔離溝槽貫穿所述硅基襯底。

8.根據權利要求1所述的制備方法，其特征在于，步驟(g)包括：

(g1)利用光刻工藝，選擇性刻蝕光刻膠，在所述硅基襯底上表面形成第二離子待注入區域；

(g2)在所述第二離子待注入區域摻入磷離子以在所述硅基襯底第二側形成所述N型區域，其中，所述P型區域、所述N型區域及其之間的硅基襯底形成二極管。

9.根據權利要求1所述的制備方法，其特征在于，步驟(h)包括：

(h1)在所述多晶硅材料與所述二極管表面分別制作第一鎢插塞與第二鎢插塞；

(h2)在所述第一鎢插塞表面制作所述金屬互連線以使所述多晶硅材料與所述二極管形成串行連接；

(h3)在所述第二鎢插塞表面制作所述銅凸點。

10.一種集成電路抗靜電轉接板，其特征在于，包括硅基襯底、TSV孔、隔離槽、二極管、鎢插塞、金屬互聯線、銅凸點及隔離層；其中，所述集成電路抗靜電轉接板由權利要求1～8任一項所述的方法制備形成。