[發明專利]一種高精度同步組合導航計算機

在審

• 申請號: 201711345743.2
• 申請日: 2017-12-15
• 公開（公告）號: CN109931932A
• 公開（公告）日: 2019-06-25
• 發明（設計）人: 張春熹;李愛夫;盧佳振;高爽
• 申請（專利權）人: 湖南中部芯谷科技有限公司
• 主分類號: G01C21/20
• 分類號: G01C21/20;G01C21/16;G01S19/49
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種高精度同步組合導航計算機，包括FPGA電路板，DSP處理器，驅動晶振，所述的驅動晶振為DSP處理器和FPGA電路板提供統一的時鐘，從而保證各個芯片的同步。采用雙DSP處理器與FPGA電路板組合的方式實現對導航數據解算與在線校正濾波分開獨立運行，提高了導航解算的頻率，可靠性與精度得到極大提高；利用FPGA電路板向陀螺、加速度計提供統一的采樣時鐘，完成了陀螺數據與加速度數據的同步采集，能夠保證導航的實時性；采用了統一的外部數據接口，只需更改接口板就可以實現對不同接口數據采集，避免更改導航計算機的電路接口，增大了組合導航計算機的通用性以及降低了設計成本。

技術領域

本發明涉及組合導航計算機領域，特別是一種高精度同步組合導航計算機。

背景技術

組合導航技術是將包括捷聯慣導系統（SINS）、GPS、天文導航系統（CNS）等多種導航技術進行綜合，實現優勢互補，更大程度上提高導航精度。組合導航技術在航天航空、武器制導、車載導航、艦船航行等領域具有十分廣泛的應用。

組合導航技術與單一導航技術相比，其性能優勢明顯，但需要處理的數據量大大增加，各個導航子系統的同步要求也越來越高，這樣就對用于導航數據采集、處理與控制的組合導航計算機的結構與性能要求更高。導航計算機基本功能是采集各傳感器數據，完成數據補償及導航解算，并將導航結果輸出，同時完成與外部控制命令的交互。傳統的導航計算機采用單DSP處理器+FPGA電路板架構的形式進行設計，DSP處理器作為整個系統的數據處理及解算部分，主要功能包括陀螺信號的輸出濾波和溫度補償，加表信號的輸出濾波和溫度補償、導航參數解算、在線校正濾波和導航數據輸出等；FPGA電路板作為整個系統的對外數據輸出輸入接口，主要功能包括陀螺數據采集、加速度計數據采集、外部傳感器數據采集及各傳感器數據的同步，同時接受外部控制命令。但由于在線校正濾波的計算量較大，花費的時間多，導致導航參數解算的頻率下降，所以這種結構的導航運算速率較慢，導航精度較差。目前，組合導航系統大多采用雙DSP處理器結構，文獻“基于雙DSP處理器的嵌入式導航計算機分布式系統設計，中國慣性技術學報，2008，第16卷第1期”提出將導航計算與在線濾波任務在不同的DSP處理器中完成，有效的提高了系統精度，但是未考慮陀螺數據與加速度計數據的同步以及未考慮DSP處理器之間的數據相互反饋，最終會對精度產生影響；文獻“基于光纖陀螺的組合導航系統中雙 DSP處理器通信研究，現代科學儀器，2011，第6期”提出使用McASP總線實現兩個DSP處理器之間的通信，但是缺少一個主控制器對兩個DSP處理器的有效管理與資源分配。

發明內容

本發明的目的是為了克服現有技術的上述不足之處，而提供一種具有高導航解算頻率、能夠進行實時同步數據采集并具有外部通用數據接口的高精度同步組合導航計算機。

為實現上述發明目的，本發明的技術方案是：

一種高精度同步組合導航計算機，包括FPGA電路板，DSP處理器，驅動晶振，所述的驅動晶振為DSP處理器和FPGA電路板提供統一的時鐘，從而保證各個芯片的同步；

所述的DSP處理器，包括兩片DSP處理器，一片用于分析處理由FPGA電路板采集的導航參數解算，另一片用于在線校正濾波，并各自將運算的結果輸出給FPGA電路板；

所述的FPGA電路板用于為外部陀螺以及加速度計提供時鐘脈沖，并完成陀螺數據與加速度計數據的同步采集，以及實現對導航數據的采集，然后將打包好的數據以并行總線的方式傳輸給指定的DSP處理器，并將DSP處理器運算的結果實時反饋給另一個DSP處理器，進行數據修正，實現導航計算與在線校正濾波任務在不同的DSP處理器中完成，最大可能地提高導航精度。

進一步的方案是：所述的FPGA電路板對外部接口統一采用并行傳輸的總線接口，包括有數據線、控制線、地址線、測試線、差分時鐘線以及GPS系統的秒脈沖信號線，并且還設有接口轉換板，接口轉換板上的總線接口與FPGA電路板外部接口對應的也采用同樣的總線定義，該總線傳輸速率可調，由FPGA電路板控制。