[發明專利]存儲系統及其錯誤校正方法

有效

• 申請號: 201711328380.1
• 申請日: 2017-12-13
• 公開（公告）號: CN108228381B
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 李圣恩;權正賢;趙上球
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 李少丹;許偉群

一種存儲系統的錯誤校正方法包括：從多個存儲芯片讀取數據和錯誤校正碼；基于錯誤校正碼來校正數據的錯誤；判斷在校正數據錯誤中是否發生誤校正；當發生誤校正時將多個存儲芯片之中的一個存儲芯片指定為Chip?kill式存儲芯片；考慮到指定的Chip?kill式存儲芯片而基于錯誤校正碼來重新校正數據的錯誤；以及重新判斷在重新校正數據錯誤中是否發生誤校正。

相關申請的交叉引用

本申請要求2016年12月14日提交的申請號為10-2016-0170454的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例涉及存儲系統。

背景技術

在半導體存儲器件工業的早期階段，在晶片上存在許多原本良好的裸片，這意味著存儲芯片通過半導體制造過程被生產為無缺陷的存儲單元。但是，隨著存儲器件容量的增加，制造不具有任何缺陷的存儲單元的存儲器件變得困難，并且現在，可以說，幾乎不可能制造不具有任何缺陷的存儲單元的存儲器件。

為了解決這些限制，使用了一種修復方法，該方法包括在存儲器件中添加冗余存儲單元，并用冗余存儲單元替換任何有缺陷的存儲單元。

另一種解決方案采用錯誤校正電路(ECC)來校正存儲系統中的錯誤。通常，ECC可以校正由于有缺陷的存儲單元而發生的錯誤，也可以校正在存儲系統的讀取操作或寫入操作中發生在數據的傳輸中的錯誤。

發明內容

本發明實施例針對一種提高存儲系統中錯誤校正效率的技術。更具體地，本發明針對一種改進的錯誤校正方法以及采用該方法的存儲系統。

根據本發明實施例，一種存儲系統的錯誤校正方法包括：從多個存儲芯片讀取數據和錯誤校正碼；基于錯誤校正碼來校正數據的錯誤；判斷在校正數據錯誤中是否發生誤校正；當發生誤校正時將多個存儲芯片之中的一個存儲芯片指定為Chip-kill式存儲芯片；考慮到指定的Chip-kill式存儲芯片而基于錯誤校正碼來重新校正數據的錯誤；以及重新判斷在重新校正數據錯誤中是否發生誤校正。

當在重新判斷是否發生誤校正中檢測到誤校正時，利用另一個存儲芯片來改變多個存儲芯片之中被指定為Chip-kill式存儲芯片的存儲芯片，以及然后重復數據錯誤的重新校正和是否發生誤校正的重新判斷。

所述方法還可以包括當在判定是否發生誤校正中未檢測到誤校正時，結束錯誤校正過程。

所述方法還可以包括當在重新判斷是否發生誤校正中未檢測到誤校正時，將被指定為指定的Chip-kill式存儲芯片的存儲芯片確定為Chip-kill式存儲芯片，并結束錯誤校正過程。

所述方法還可以包括從多個存儲芯片讀取誤校正檢測碼，以及其中，基于誤校正檢測碼來執行判定是否發生誤校正以及重新判定是否發生誤校正。

錯誤校正碼可以包括里德索羅門(RS)方案的錯誤校正碼、博斯-喬赫里-霍克文黑姆(BCH)方案的錯誤校正碼和Turbo方案的錯誤校正碼中的一個錯誤校正碼。

根據本發明另一實施例，一種存儲系統包括：多個存儲芯片，其適用于儲存數據和錯誤校正碼；錯誤校正電路，其適用于從多個存儲芯片讀取數據和錯誤校正碼，并且基于錯誤校正碼來校正數據的錯誤；以及誤校正檢測電路，其適用于檢測在錯誤校正電路中是否發生誤校正，其中，當誤校正檢測電路檢測到錯誤校正電路的誤校正時，錯誤校正電路將多個存儲芯片之中的一個存儲芯片指定為Chip-kill式存儲芯片，并且考慮到指定的Chip-kill式存儲芯片而基于錯誤校正碼來重新校正數據的錯誤。

錯誤校正電路可以通過以多個存儲芯片之中的另一個存儲芯片來改變被將指定為Chip-kill式存儲芯片的存儲芯片來重復地執行錯誤校正操作，直到檢測到沒有誤校正。