[發明專利]存儲系統及其錯誤校正方法

有效

• 申請號: 201711328380.1
• 申請日: 2017-12-13
• 公開（公告）號: CN108228381B
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 李圣恩;權正賢;趙上球
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 李少丹;許偉群

1.一種存儲系統的錯誤校正方法，包括：

從多個存儲芯片讀取數據和錯誤校正碼；

基于錯誤校正碼來校正數據的錯誤；

判斷在校正數據的錯誤中是否發生誤校正；

當發生誤校正時，將所述多個存儲芯片之中的一個存儲芯片指定為Chip-kill式存儲芯片；

考慮到指定的Chip-kill式存儲芯片而基于錯誤校正碼來重新校正數據的錯誤；以及

重新判斷在重新校正數據的錯誤中是否發生誤校正，

其中，當在重新判斷是否發生誤校正中檢測到誤校正時，將所述多個存儲芯片之中被指定為Chip-kill式存儲芯片的存儲芯片換為另一個存儲芯片，以及然后重復進行對數據錯誤的重新校正和對是否發生誤校正的重新判斷。

2.如權利要求1所述的錯誤校正方法，還包括，當在判定是否發生誤校正中未檢測到誤校正時，結束錯誤校正過程。

3.如權利要求2所述的錯誤校正方法，還包括，當在重新判斷是否發生誤校正中未檢測到誤校正時，將被指定為指定的Chip-kill式存儲芯片的存儲芯片確定為Chip-kill式存儲芯片，并結束錯誤校正過程。

4.如權利要求1所述的錯誤校正方法，還包括從所述多個存儲芯片讀取誤校正檢測碼，以及

其中，基于誤校正檢測碼來執行判定是否發生誤校正以及重新判定是否發生誤校正。

5.如權利要求1所述的錯誤校正方法，其中，錯誤校正碼包括里德索羅門RS方案的錯誤校正碼、博斯-喬赫里-霍克文黑姆BCH方案的錯誤校正碼和Turbo方案的錯誤校正碼中的一個錯誤校正碼。

6.一種存儲系統，包括：

多個存儲芯片，其適用于儲存數據和錯誤校正碼；

錯誤校正電路，其適用于從所述多個存儲芯片讀取數據和錯誤校正碼，并且基于錯誤校正碼來校正數據的錯誤；以及

誤校正檢測電路，其適用于檢測在錯誤校正電路中是否發生誤校正，

其中，當誤校正檢測電路檢測到錯誤校正電路的誤校正時，錯誤校正電路將所述多個存儲芯片之中的一個存儲芯片指定為Chip-kill式存儲芯片，并且考慮到指定的Chip-kill式存儲芯片而基于錯誤校正碼來重新校正數據的錯誤，

其中，錯誤校正電路通過將所述多個存儲芯片之中被指定為Chip-kill式存儲芯片的存儲芯片換為另一個存儲芯片來重復地執行錯誤校正操作，直到檢測到沒有誤校正。

7.如權利要求6所述的存儲系統，其中，所述多個存儲芯片還儲存誤校正檢測碼，以及

誤校正檢測電路基于誤校正檢測碼來檢測錯誤校正電路的誤校正。

8.如權利要求6所述的存儲系統，其中，錯誤校正碼包括里德索羅門RS方案的錯誤校正碼、博斯-喬赫里-霍克文黑姆BCH方案的錯誤校正碼和Turbo算法的錯誤校正碼中的一個錯誤校正碼。

9.如權利要求6所述的存儲系統，其中，錯誤校正電路將所述多個存儲芯片之中的特定存儲芯片指定為Chip-kill式存儲芯片，并且當沒有檢測到誤校正時，判定所述特定存儲芯片為Chip-kill式存儲芯片。

10.如權利要求6所述的存儲系統，其中，錯誤校正電路和誤校正檢測電路被包括在存儲器控制器中，以及

所述多個存儲芯片被包括在存儲模塊中。

11.如權利要求6所述的存儲系統，其中，在所述多個存儲芯片中發生N個隨機錯誤并且所述多個存儲芯片之中的一個存儲芯片為Chip-kill式存儲芯片的情況下，存儲系統能夠校正錯誤，其中，N是大于或等于“1”的整數。

12.如權利要求11所述的存儲系統，其中，在所述多個存儲芯片中發生N個隨機錯誤并且所述多個存儲芯片之中的一個存儲芯片為Chip-kill式存儲芯片的情況下，在存儲系統中所使用的錯誤校正碼的比特數小于校正錯誤所需的錯誤校正碼的比特數，而無需存儲系統將所述多個存儲芯片之中的一個存儲芯片指定為Chip-kill式存儲芯片，其中，N是大于或等于“1”的整數。