[發(fā)明專利]基于DSP處理器的計(jì)算機(jī)網(wǎng)絡(luò)采集數(shù)據(jù)處理系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201711319365.0
• 申請日: 2017-12-12
• 公開（公告）號: CN107911090A
• 公開（公告）日: 2018-04-13
• 發(fā)明（設(shè)計(jì)）人: 胡英;譚肇;周勇
• 申請（專利權(quán)）人: 成都互聚科技有限公司
• 主分類號: H03F3/68
• 分類號: H03F3/68;H03M1/12;G05B19/042
• 代理公司: 成都其高專利代理事務(wù)所(特殊普通合伙)51244
• 代理人: 廖曾

1.基于DSP處理器的計(jì)算機(jī)網(wǎng)絡(luò)采集數(shù)據(jù)處理系統(tǒng)，其特征在于：包括DSP處理器、FPGA處理器和信號采集裝置，所述DSP處理器通過FPGA處理器連接有濾波器，所述FPGA處理器通過模數(shù)轉(zhuǎn)換器連接濾波器，所述信號采集器連接有放大電路模塊，所述放大電路模塊通過調(diào)頻單元與濾波器連接。

2.根據(jù)權(quán)利要求1所述的基于DSP處理器的計(jì)算機(jī)網(wǎng)絡(luò)采集數(shù)據(jù)處理系統(tǒng)，其特征在于：所述信號采集器通過阻抗變換器與放大電路模塊連接，所述放大電路模塊包括有第一放大電路、第二放大電路和第三放大電路，所述阻抗變換器分別與第一放大電路、第二放大電路和第三放大電路的一端連接，所述第一放大電路、第二放大電路和第三放大電路的另一端連接調(diào)頻單元。

3.根據(jù)權(quán)利要求2所述的基于DSP處理器的計(jì)算機(jī)網(wǎng)絡(luò)采集數(shù)據(jù)處理系統(tǒng)，其特征在于：所述濾波器連接有第一頻率測量電路和檢波電路。

4.根據(jù)權(quán)利要求3所述的基于DSP處理器的計(jì)算機(jī)網(wǎng)絡(luò)采集數(shù)據(jù)處理系統(tǒng)，其特征在于：所述FPGA處理器還連接有RAM存儲器和第二頻率測量電路。

5.根據(jù)權(quán)利要求4所述的基于DSP處理器的計(jì)算機(jī)網(wǎng)絡(luò)采集數(shù)據(jù)處理系統(tǒng)，其特征在于：所述第一頻率測量電路連接第二頻率測量電路。

6.根據(jù)權(quán)利要求5所述的基于DSP處理器的計(jì)算機(jī)網(wǎng)絡(luò)采集數(shù)據(jù)處理系統(tǒng)，其特征在于：所述DSP處理器還連接有顯示器。

7.根據(jù)權(quán)利要求6所述的基于DSP處理器的計(jì)算機(jī)網(wǎng)絡(luò)采集數(shù)據(jù)處理系統(tǒng)，其特征在于：所述FPGA處理器與DSP處理器采用總線方式連接。

8.根據(jù)權(quán)利要求7所述的基于DSP處理器的計(jì)算機(jī)網(wǎng)絡(luò)采集數(shù)據(jù)處理系統(tǒng)，其特征在于：所述DSP處理器采用TMS320F2812處理器。