[發明專利]一種脈沖碼型發生器

在審

• 申請號: 201711299365.9
• 申請日: 2017-12-08
• 公開（公告）號: CN108011619A
• 公開（公告）日: 2018-05-08
• 發明（設計）人: 李春辰;蔡鵬
• 申請（專利權）人: 成都前鋒電子儀器有限責任公司
• 主分類號: H03K5/133
• 分類號: H03K5/133;H03K5/135
• 代理公司: 四川力久律師事務所 51221
• 代理人: 韓洋;張偉

1.一種脈沖碼型發生器，其特征在于，包括開關電源、定時電路、控制電路、延遲電路和輸出電路；其中，

所述開關電源用于為其它各個電路提供電源；所述控制電路用于控制其它各個電路模塊工作，以及通過外設完成參數設定；所述定時電路用于產生脈沖信號和定時控制，所述延遲電路用于對所述定時電路產生的脈沖信號延遲寬度進行微調；所述輸出電路用于對脈沖信號進行邊沿調節、增益控制以及輸出放大。

2.如權利要求1所述的脈沖碼型發生器，其特征在于，所述開關電源包括電源開啟控制電路、輔助電源、功率轉換器、脈寬控制電路、整流儲能電路和輸出濾波電路；其中，

所述電源開啟控制電路分別與所述脈寬控制電路和所述輔助電源連接，所述脈寬控制電路和所述輔助電源均與所述功率轉換器連接，所述功率變換器與電源輸入連接，所述功率轉換器通過整流儲能電路與所述輸出濾波電路連接，

所述電源開啟控制電路控制所述脈寬控制電路的開啟/關閉，所述脈寬控制電路工作時輸出開關信號至所述功率轉換器，用于將電源輸入的功率轉換成相應的功率；所述脈寬控制電路開啟時，所述輔助電源的輸入由所述功率轉換器提供，所述脈寬控制電路關閉時，所述輔助電源的電源輸入提供。

3.如權利要求1所述的脈沖碼型發生器，其特征在于，所述控制電路包括微處理器、動態隨機存儲器、固態存儲器、地址緩沖器、數據緩沖器、顯示緩沖電路、總線控制器、網絡芯片和RS232電平轉換器；其中，微處理器與動態隨機存儲器連接，微處理器通過地址緩沖器和數據緩沖器與固態存儲器連接，微處理器通過網絡芯片與LAN接口連接，微處理器通過RS232電平變換器與RS232串口連接；微處理器通過顯示緩沖電路與顯示器接口連接，微處理器通過總線控制器分別與鍵盤接口、SPI接口和GPIB接口連接。

4.如權利要求1所述的脈沖碼型發生器，其特征在于，所述定時電路包括輸入限幅電路、脈寬控制電路、鎖相頻率合成電路、FPGA和輸出處理電路；其中，

所述輸入限幅電路通過調整輸入阻抗而對外部輸入信號進行限幅，所述脈寬控制電路通過控制比較電壓而調節外部輸入信號的脈沖寬度；所述鎖相頻率合成電路根據外部輸入信號的觸發而產生時鐘信號，所述FPGA對時鐘信號進行計數，并產生相應的輸出信號，并通過所述輸出處理電路進行電平轉換后輸出。

5.如權利要求4所述的脈沖碼型發生器，其特征在于，所述鎖相頻率合成電路包括鎖相環電路和可變頻率振蕩器；其中，

所述鎖相環電路包括鑒相器、延遲芯片、運算放大器和可變電容，并且，所述延遲芯片通過外部輸入信號的觸發產生振蕩信號，所述振蕩信號輸入至所述鑒相器，所述鑒相器的鑒相輸出通過所述運算放大器后得到一個直流電壓，通過所述直流電壓控制可變電容而形成鎖相回路；

所述可變頻率振蕩器包括與非門和延遲芯片，外部輸入信號通過所述與非門后觸發所述延遲芯片而產生振蕩信號；

所述鎖相環電路/所述可變頻率振蕩器產生的振蕩信號作為所述時鐘信號輸出給所述FPGA。

6.如權利要求1所述的脈沖碼型發生器，其特征在于，所述延遲電路包括第一延遲芯片、第二延遲芯片、第三延遲芯片、第一觸發器、第二觸發器和第三觸發器；其中，

所述第一延時芯片對外部輸入的第一差分信號進行延時處理，并將處理后的第一差分信號送入所述第一觸發器進行窄化處理；所述第二延遲芯片和所述第三延遲芯片依次對外部輸入的第二差分信號進行延時處理，并將處理后的第二信號送入所述第二觸發器進行窄化處理；所述第一觸發器和所述第二觸發器將其分別處理的第一差分信號和第二差分信號送入所述第三觸發器進行置位或復位處理，而輸出單脈沖或雙脈沖。