[發明專利]像素單元及其制造方法以及成像裝置

有效

• 申請號: 201711283564.0
• 申請日: 2017-12-07
• 公開（公告）號: CN108054178B
• 公開（公告）日: 2021-05-07
• 發明（設計）人: 柯天麒;姜鵬;湯茂亮
• 申請（專利權）人: 德淮半導體有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

1.一種像素單元，其特征在于，包括：

襯底，所述襯底包括非晶半導體層以及在非晶半導體層上的結晶半導體層，

所述襯底包括用于光電器件的第一部分和用于與所述光電器件耦合的晶體管的第二部分，其中

所述第一部分包括第一摻雜區以及在第一摻雜區之上的第二摻雜區，其中，所述第二摻雜區的導電類型與所述第一摻雜區的導電類型相同；

所述第二部分包括與所述第二摻雜區相鄰的溝道形成區，其中所述溝道形成區的導電類型與所述第二摻雜區的導電類型相反；

其中，所述第一摻雜區的至少一部分設置在所述非晶半導體層中，而所述第二摻雜區的至少一部分設置在所述結晶半導體層中，

其中，所述溝道形成區設置在所述結晶半導體層中。

2.如權利要求1所述的像素單元，其特征在于，其中，所述第一部分被配置為下列之一：

所述第一摻雜區設置在所述非晶半導體層中，而所述第二摻雜區設置在所述結晶半導體層中；或者

所述第一摻雜區設置在所述非晶半導體層中，而所述第二摻雜區包括設置在所述結晶半導體層中的部分以及延伸到所述非晶半導體層中的部分；或者

所述第一摻雜區包括設置在所述非晶半導體層中的部分以及延伸到所述結晶半導體層中的部分，而所述第二摻雜區設置在所述結晶半導體層中。

3.如權利要求1所述的像素單元，其特征在于，其中，所述第二部分還包括與溝道形成區相鄰的第三摻雜區，所述第三摻雜區設置在所述結晶半導體層中。

4.如權利要求1所述的像素單元，其特征在于，其中所述第一部分還包括：

在第二摻雜區之上的第四摻雜區，

其中，所述第二摻雜區的導電類型與所述第四摻雜區的導電類型相反，并且

其中，所述第四摻雜區設置在所述結晶半導體層中。

5.如權利要求4所述的像素單元，其特征在于，所述第一部分還包括：

第五摻雜區，在所述第二摻雜區之上并在所述第四摻雜區和所述溝道形成區之間，

其中，所述第五摻雜區與所述第四摻雜區導電類型相同，并且

其中，所述第五摻雜區設置在所述結晶半導體中。

6.如權利要求1所述的像素單元，其特征在于，其中所述像素單元還包括在溝道形成區之上的柵極結構，所述柵極結構包括：

在所述溝道形成區之上的柵極絕緣層，

在所述柵極絕緣層之上的柵極，以及

用于柵極的間隔物。

7.如權利要求3所述的像素單元，其特征在于，其中：

所述第二摻雜區作為所述晶體管的源極區和漏極區中的一個，并且

所述第三摻雜區作為所述晶體管的源極區和漏極區中的另一個。

8.一種成像裝置，其特征在于，其包括如權利要求1-7中任一項所述的像素單元。

9.一種制造像素單元的方法，其特征在于，包括：

提供襯底，所述襯底包括非晶半導體層以及在非晶半導體層上的結晶半導體層，并且所述襯底包括在所述結晶半導體層中的溝道形成區；

在所述襯底中形成第一摻雜區，所述第一摻雜區的至少一部分設置在所述非晶半導體層中；

在所述溝道形成區上形成柵極結構；

在所述襯底中形成第二摻雜區，所述第二摻雜區與所述溝道形成區相鄰，但導電類型相反，

其中，所述第二摻雜區在所述第一摻雜區之上，且導電類型與所述第一摻雜區相同，并且

其中，所述第二摻雜區的至少一部分設置在所述結晶半導體層中。