[發(fā)明專利]包括堆疊芯片的半導體存儲器件及具有其的存儲模塊

有效

• 申請?zhí)枺?/td>: 201711274048.1
• 申請日: 2017-12-06
• 公開（公告）號: CN108155174B
• 公開（公告）日: 2021-06-08
• 發(fā)明（設計）人: 金鐘完;樸晟喆;裵元一
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/535
• 分類號: H01L23/535;H01L25/18
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

本發(fā)明構思涉及包括堆疊芯片的半導體存儲器件及具有其的存儲模塊。一種半導體存儲器件包括：存儲結構，其包括一個堆疊在另一個上的第一集成電路芯片和多個第二集成電路芯片，第一集成電路芯片插置在所述多個第二集成電路芯片中的一對之間；接口單元，其設置在第一集成電路芯片上，存儲結構通過接口單元連接到第三電路，并且接口單元將操作信號傳輸?shù)降谝患呻娐沸酒退龆鄠€第二集成電路芯片；至少一個芯片間互連器，其與接口單元以及第一集成電路芯片和所述多個第二集成電路芯片連接；以及與接口單元和第三電路連接的外部互連器。

技術領域

本發(fā)明構思的示例性實施方式涉及半導體存儲器件，更具體地，涉及包括堆疊芯片的半導體存儲器件以及具有其的存儲模塊。

背景技術

半導體封裝正被制造成小型且具有高容量。制造成本和工藝技術會限制半導體封裝容量。半導體芯片(例如存儲芯片)可以一個堆疊在另一個上以增加半導體封裝的容量。

存儲芯片的堆疊可以包括主芯片(master chip)和多個從芯片(slave chip)，在主芯片中提供接口控制電路用于與其它電路通信，多個從芯片與主芯片連接。當外部存儲信號被傳輸?shù)街餍酒目刂齐娐窌r，主芯片可以響應于存儲信號通過芯片間連接器將控制信號傳輸?shù)矫總€從芯片。

從芯片離主芯片越遠，控制信號通過主芯片與從芯片之間的芯片間連接器的信號路徑越長。長的信號路徑會導致信號延遲和/或功耗增大。

存儲器件中堆疊的從芯片越多，信號延遲會越長且功耗會越高。

發(fā)明內容

根據(jù)本發(fā)明構思的一示例性實施方式，一種半導體存儲器件包括：存儲結構，其包括一個堆疊在另一個上的第一集成電路芯片和多個第二集成電路芯片，其中第一集成電路芯片插置在所述多個第二集成電路芯片中的一對之間；接口單元，其設置在第一集成電路芯片上，其中存儲結構通過接口單元連接到第三電路，以及其中接口單元將操作信號傳輸?shù)降谝患呻娐沸酒退龆鄠€第二集成電路芯片；至少一個芯片間互連器，其與接口單元以及第一集成電路芯片和所述多個第二集成電路芯片連接；以及與接口單元和第三電路連接的外部互連器。

根據(jù)本發(fā)明構思的一示例性實施方式，一種存儲模塊包括：電路板，其包括內部電路圖案和連接到外部電路的接觸端子；半導體存儲器件，其設置在電路板上，半導體存儲器件包括堆疊在電路板上的多個集成電路芯片；以及存儲控制器，其設置在電路板上并控制半導體存儲器件的操作。半導體存儲器件包括：存儲結構，其包括所述多個集成電路芯片，其中所述多個集成電路芯片包括一個堆疊在另一個上的第一集成電路芯片和多個第二集成電路芯片，其中第一集成電路芯片插置在所述多個第二集成電路芯片中的一對之間；接口單元，其設置在第一集成電路芯片上，其中存儲結構通過接口單元連接到外部電路，以及其中接口單元將操作信號傳輸?shù)降谝患呻娐沸酒退龆鄠€第二集成電路芯片；至少一個芯片間互連器，其與接口單元以及第一集成電路芯片和所述多個第二集成電路芯片連接，使得第一集成電路芯片與所述多個第二集成電路芯片之間的操作信號通過所述至少一個芯片間互連器；以及板連接器，其與接口單元和電路板連接，使得存儲結構與電路板之間的操作信號通過板連接器。