[發明專利]包括堆疊芯片的半導體存儲器件及具有其的存儲模塊

有效

• 申請號: 201711274048.1
• 申請日: 2017-12-06
• 公開（公告）號: CN108155174B
• 公開（公告）日: 2021-06-08
• 發明（設計）人: 金鐘完;樸晟喆;裵元一
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/535
• 分類號: H01L23/535;H01L25/18
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

1.一種半導體存儲器件，包括：

存儲結構，其包括一個堆疊在另一個上的第一集成電路芯片和多個第二集成電路芯片，其中所述第一集成電路芯片插置在所述多個第二集成電路芯片的一對之間；

接口單元，其設置在所述第一集成電路芯片上，其中所述存儲結構通過所述接口單元連接到第三電路，以及其中所述接口單元將操作信號傳輸到所述第一集成電路芯片和所述多個第二集成電路芯片；

至少一個芯片間互連器，所述至少一個芯片間互連器與所述接口單元以及所述第一集成電路芯片和所述多個第二集成電路芯片連接；以及

外部互連器，其與所述接口單元和所述第三電路連接。

2.根據權利要求1所述的半導體存儲器件，還包括多個芯片間互連器，

其中所述多個第二集成電路芯片包括布置在所述第一集成電路芯片的第一側處的第一存儲器組及布置在所述第一集成電路芯片的第二側處的第二存儲器組，以及

其中所述多個芯片間互連器包括將所述第一集成電路芯片與所述第一存儲器組連接的第一互連器組及將所述第一集成電路芯片與所述第二存儲器組連接的第二互連器組。

3.根據權利要求2所述的半導體存儲器件，其中所述多個芯片間互連器包括穿透電極，以及

其中所述外部互連器包括連接到所述接口單元的鍵合線。

4.根據權利要求2所述的半導體存儲器件，其中所述多個芯片間互連器包括穿透電極，以及

其中所述外部互連器包括連接到所述接口單元的凸塊結構。

5.根據權利要求2所述的半導體存儲器件，其中所述多個芯片間互連器包括芯片間鍵合線，以及

其中所述外部互連器包括連接到所述接口單元的板鍵合線。

6.根據權利要求1所述的半導體存儲器件，其中所述第一集成電路芯片包括主芯片，所述主芯片包括所述接口單元和用于存儲數據的存儲單元，以及

其中所述多個第二集成電路芯片的每個包括從芯片，所述從芯片包括用于存儲數據的存儲單元。

7.根據權利要求1所述的半導體存儲器件，其中所述第一集成電路芯片包括緩沖主芯片，所述緩沖主芯片在其中包括所述接口單元，其中所述第一集成電路芯片不包括存儲單元，以及

其中所述多個第二集成電路芯片的每個包括從芯片，所述從芯片包括用于存儲數據的存儲單元。

8.一種存儲模塊，包括：

電路板，其包括內部電路圖案和連接到外部電路的接觸端子；

半導體存儲器件，其設置在所述電路板上，所述半導體存儲器件包括堆疊在所述電路板上的多個集成電路芯片；以及

存儲控制器，其設置在所述電路板上并控制所述半導體存儲器件的操作；

其中所述半導體存儲器件包括：

存儲結構，其包括所述多個集成電路芯片，其中所述多個集成電路芯片包括一個堆疊在另一個上的第一集成電路芯片和多個第二集成電路芯片，其中所述第一集成電路芯片插置在所述多個第二集成電路芯片的一對之間；

接口單元，其設置在所述第一集成電路芯片上，其中所述存儲結構通過所述接口單元連接到所述外部電路，以及其中所述接口單元將操作信號傳輸到所述第一集成電路芯片和所述多個第二集成電路芯片；

至少一個芯片間互連器，所述至少一個芯片間互連器與所述接口單元以及所述第一集成電路芯片和所述多個第二集成電路芯片連接，使得所述第一集成電路芯片與所述多個第二集成電路芯片之間的操作信號通過所述至少一個芯片間互連器；以及

板連接器，其與所述接口單元和所述電路板連接，使得所述存儲結構與所述電路板之間的操作信號通過所述板連接器。

9.根據權利要求8所述的存儲模塊，其中所述第一集成電路芯片和所述多個第二集成電路芯片中的至少一個第二集成電路芯片沿其延伸的平面基本上平行于所述電路板沿其延伸的平面。