[發明專利]基于FPGA的非均勻超寬帶稀疏信號采樣方法

有效

• 申請號: 201711258042.5
• 申請日: 2017-12-04
• 公開（公告）號: CN108155911B
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 鮑丹;秦國棟;王韶華;劉高高;武斌;蔡晶晶;李鵬
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M7/30
• 分類號: H03M7/30;H03M1/12;H03M1/54
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 程曉霞;王品華

本發明公開了一種基于FPGA的非均勻超寬帶稀疏信號采樣方法，解決了現有壓縮采樣方法硬件實現難，以及傳統均勻采樣方法受奈奎斯特定理限制的問題。實現步驟是：搭建硬件平臺；確定采樣率參數；根據需要的壓縮比，設置AD采樣率；確定偽隨機碼元公式；生成偽隨機序列；將偽隨機序列存入FPGA的RAM中；通過FPGA內部的吉比特收發器發送并作為采樣保持器工作時鐘，完成對稀疏信號的非均勻采樣；通過恢復算法重構信號。本發明能夠實現對最大4GHz的奈奎斯特采樣率的10倍壓縮，后端通過一個400MHz采樣率的AD完成對2GHz帶寬范圍內稀疏信號的壓縮采樣。本發明大大降低了整個壓縮采樣系統實現的復雜度和開銷，易工程化實現，應用于電子偵察中，采集頻域稀疏雷達信號。

技術領域

本發明屬于信號采樣技術領域，主要涉及特殊的壓縮采樣技術，具體是一種基于FPGA 的非均勻超寬帶稀疏信號采樣方法，可用于超寬帶稀疏信號采集。

背景技術

隨著電子技術的不斷發展，現今電磁環境變得日益復雜多樣，雷達和電子戰系統需要處理的信號頻帶寬度急劇增大。面對頻率高達幾GHz更甚者達到幾十GHz的射頻信號，數字接收機要從如此大的頻帶范圍內獲取有用信息需要用到很多采樣率極高的ADC芯片，這不僅大大增加了研發以及數據儲存、傳輸的成本，而且在超寬帶領域，很多時候現有芯片的性能根本無法滿足奈奎斯特采樣定理的要求。

壓縮感知理論(CS)的出現對傳統奈奎斯特采樣定理帶來極大挑戰的同時，也為解決奈奎斯特采樣面臨的困難帶來了新的解決思路。CS理論指出，對于稀疏信號，即使以低于奈奎斯特速率的采樣率對信號進行采樣，也可以獲取原始信號的所有信息。從而利用有限的觀測數據可以以極大的概率精確地對原始信號完成信號重構。由于壓縮感知理論是應用于離散信號的，因此首先要解決的問題就是如何對連續模擬信號進行壓縮采樣，實現觀測矩陣與原始信號的矩陣乘法，這需要結合實際的硬件進行設計，現有的基于模擬信息轉換器(AIC)的方案，例如調制寬帶轉換器(MWC)，隨機調制預積分(RMPI)需要將信號同時通過多個通道用多路AD進行采集，不僅資源消耗大，成本高，而且多路ADC之間的時鐘同步也極其困難，而實現相對簡單的隨機解調(RD)只能用于采集包含有限個離散頻率分量的Multitone(多音)信號。

非均勻采樣技術又稱為偽隨機采樣，是近幾年信號采樣技術發展的重點。其基本原理是在均勻采樣的基礎上隨機延遲或者超前采樣時間。非均勻采樣能夠減少量化比特誤差、增加動態范圍，同時具有抗頻譜混疊的特性。與壓縮感知理論結合，非均勻采樣可以突破均勻采樣情況下采樣定理的限制，使用低速的ADC采集超寬帶稀疏信號的信息。比起其他現有的AIC方案，非均勻采樣的實現更加方便，硬件成本更低，同時沒有對稀疏信號類型的限制。采用何種方法產生偽隨機序列，并用它控制ADC對信號進行偽隨機采樣是該方案實現的難點，國外有團隊應用非均勻采樣的原理設計并實現了一個AIC，但是其方案中采用的是專門設計的芯片和ADC，開發成本很高。

發明內容

本發明目的在于針對現有的壓縮采樣實現方案的不足，提出一種實現簡單，易于工程化應用的基于FPGA的非均勻超寬帶稀疏信號采樣方法。

本發明是一種基于FPGA的非均勻超寬帶稀疏信號采樣方法，其特征在于，包括有如下步驟：

1)搭建用于信號采樣的硬件平臺，平臺主要包含FPGA、ADC、DSP、高速采樣保持器，其中采樣保持器用于保持模擬信號，低速ADC用于將采樣保持器輸出的模擬信號數字化，FPGA用于接收ADC輸出的數字信號以及產生控制采樣保持器工作狀態的偽隨機時鐘信號，DSP用于配置相關器件的工作參數；

2)根據實際需要采集信號頻段范圍，得到一個大于信號最大頻率2倍的奈奎斯特采樣頻率Fs；

3)假設需要對奈奎斯特速率進行K倍壓縮，低速模數轉換器AD采樣率為F，則F＝Fs/K，其中K為正整數。

4)生成用于控制高速采樣保持器對輸入離散信號進行取舍的偽隨機序列,設碼元總數為N，N＝nK，n為正整數，則利用偽隨機碼元生成公式每次生成K位碼元，循環生成n次；