[發明專利]具有低功率并行矩陣乘法流水線的流處理器

在審

• 申請號: 201711249532.9
• 申請日: 2017-12-01
• 公開（公告）號: CN109871236A
• 公開（公告）日: 2019-06-11
• 發明（設計）人: 陳佳升;鄒云曉;邁克爾·J·曼托爾;艾倫·拉什
• 申請（專利權）人: 超威半導體公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 樊英如;張華

本發明涉及一種具有低功率并行矩陣乘法流水線的流處理器。公開了用于實現低功率并行矩陣乘法流水線的系統、裝置和方法。在一個實施方式中，系統至少包括耦合到矩陣乘法流水線的第一和第二矢量寄存器堆。矩陣乘法流水線包含多個點積單位。點積單元被配置為計算從第一矢量寄存器堆檢索的第一和第二組操作數的點積或外積。點積或外積操作的結果被寫回第二矢量寄存器堆。第二矢量寄存器堆將先前的點積或外積操作的結果作為后續點積或外積操作的輸入。點積單元從矩陣乘法操作的先前階段接收結果，并將這些先前的點積或外積的結果與當前的點積或外積結果進行累加。

技術領域

本發明涉及計算機領域，更具體地涉及一種具有低功率并行矩陣乘法流水線的流處理器。

背景技術

許多不同類型的計算系統包括矢量處理器或單指令多數據(SIMD)處理器。任務可以在這些類型的并行處理器上并行執行，以增加計算系統的吞吐量。注意，并行處理器在這里也可以被稱為“流處理器”。在流處理器上實現了各種類型的機器學習算法。這些機器學習算法中的一些實現矩陣乘法操作。這些矩陣乘法操作通常需要很多周期來產生結果，同時消耗大量的功率。因此，期望用于改進性能、降低功耗和/或減少流處理器上的矩陣乘法操作的等待時間的技術。

發明內容

本發明的一些方面具體體現如下：

1.一種系統，包括：第一矢量寄存器堆；和耦合到所述第一矢量寄存器堆的第一執行流水線，其中所述第一執行流水線包括多個點積單元，并且其中所述多個點積單元中的每一個點積單元被配置為：計算第一組操作數中的元素與第二組操作數中的對應元素的多個乘積；和計算累加輸入和所述多個乘積的總和，其中所述總和是所述點積單元的輸出。

2.如條款1所述的系統，其中所述系統被配置為從所述第一矢量寄存器堆讀取所述第一組操作數和所述第二組操作數，并將所述第一組操作數和所述第二組操作數提供給所述第一執行流水線。

3.如條款1所述的系統，其中所述系統還包括第二矢量寄存器堆，其中所述系統被配置為從所述第二矢量寄存器堆讀取多個累加輸入，并將所述多個累加輸入提供給所述第一執行流水線。

4.如條款3所述的系統，其中，每個點積單元還被配置為將所述輸出寫入到所述第二矢量寄存器堆，其中先前點積操作的輸出是被加到當前點積操作的總和的累加輸入。

5.如條款1所述的系統，其中所述系統還包括第二執行流水線，其中所述第二執行流水線被配置為與由所述第一執行流水線正在執行的點積操作并行地執行操作。

6.如條款5所述的系統，其中所述系統還被配置為：在第一周期中從所述第一矢量寄存器堆讀取所述第一組操作數和所述第二組操作數并且將所述第一組操作數和所述第二組操作數存儲在存儲元件中；和在第二周期中從所述第一矢量寄存器堆讀取第三組操作數并且將所述第三組操作數提供給所述第二執行流水線。

7.如條款1所述的系統，其中所述第一組操作數是第一矩陣的行，并且其中所述第二組操作數是第二矩陣的列，并且其中所述多個點積單元被配置成將所述第一矩陣乘以所述第二矩陣。

8.一種方法，其包括：計算第一組操作數的元素和第二組操作數的對應元素的多個乘積；和計算累加輸入和所述多個乘積的總和，其中所述總和是點積單位的輸出。

9.如條款8所述的方法，還包括從第一矢量寄存器堆讀取所述第一組操作數和所述第二組操作數，并將所述第一組操作數和所述第二組操作數提供給第一執行流水線。

10.如條款8所述的方法，還包括從第二矢量寄存器堆讀取多個累加輸入，并將所述多個累加輸入提供給第一執行流水線。

11.如條款10所述的方法，其還包括將所述輸出寫入所述第二矢量寄存器堆，其中先前點積操作的輸出是被加到當前點積操作的總和的累加輸入。