[發明專利]Ge材料NMOS器件

在審

• 申請號: 201711244549.5
• 申請日: 2017-11-30
• 公開（公告）號: CN107863390A
• 公開（公告）日: 2018-03-30
• 發明（設計）人: 尹曉雪
• 申請（專利權）人: 西安科銳盛創新科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/165
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙)61230
• 代理人: 黃晶晶

技術領域

本發明屬于半導體集成電路技術領域，特別涉及一種Ge材料NMOS器件。

背景技術

自1958年Jack Kilby制作了第一塊集成電路后，集成電路產業便遵循著摩爾定律迅猛發展。摩爾定律自上世紀六十年代被第一次提出，就一直影響著半導體行業，指導著集成電路的發展。隨著工藝技術的不斷進步，器件的特征尺寸沿著摩爾定律逐漸縮小，但是當器件尺寸縮小到納米級別是，傳統的縮小器件尺寸的方法變得越來越困難，如何在后摩爾時代使得摩爾定律仍然發揮作用是半導體領域研究的一個重點。

溝道內載流子的遷移率與晶體管的驅動電流相關，隨著集成電路速度的增加，必須提高其驅動電流，而提高驅動電流的關鍵就是將其溝道載流子的遷移率提高，即載流子遷移率的提高能促進半導體剛也快速有效地發展。在實際生產中，伴隨著不斷縮小的MOS器件特征尺寸，對生產規模也有了更高的要求；同時制造工藝的復雜度也在不斷地增加，要想再繼續提高溝道內載流子的遷移率，必須通過改進器件的工藝、結構或者利用新材料。

由于Ge的電子遷移率是Si的2.5倍，而應變技術能夠更加提升其遷移率的大小，所以應變Ge備受研究者們關注。應變鍺技術能夠顯著提高載流子的遷移率和器件驅動電流，并與當前微電子的主流互補金屬氧化物半導體(CMOS)器件工藝兼容。因此應變Ge作為溝道可使電子遷移率大大提高，NMOS工作速度有效提升，并且由應變Ge制備NMOS器件界面特性好，從而成為半導體器件的一個重要研究方向。應變Ge一般是在Si襯底上異質外延生長Si_1-xGe_x薄膜組成的虛襯底上制備的。然而Si_1-xGe_x晶體與襯底之間的晶格失配率隨著Ge組分的增加而增加，晶格失配將會使Si_1-xGe_x/Si虛襯底表面粗糙，從而影響應變Ge材料的晶體質量。

因此，制備能有效降低Si_1-xGe_x外延層位錯密度，提高外延層的晶體質量的NMOS器件變的越來越重要。

發明內容

為了提高NMOS器件的性能，本發明提供了一種Ge材料NMOS器件；本發明要解決的技術問題通過以下技術方案實現：

本發明的實施例提供了一種Ge材料NMOS器件，包括：。

Si_1-xGe_x/Si虛襯底101；

P型應變Ge溝道層102，設置于所述Si_1-xGe_x/Si虛襯底101表面上；

柵極區103，設置于所述P型應變Ge溝道層102表面上；

源區104和漏區105，設置于所述柵極區103兩側的所述P型應變Ge溝道層102內；

介質層106，設置于所述柵極區103、所述源區104和所述漏區105表面上；

接觸電極107，設置于所述源區104和所述漏區105表面上。

在本發明的一個實施例中，所述Si_1-xGe_x/Si虛襯底101包括Si襯底1011和設置于所述Si襯底1011上的Si_1-xGe_x外延層1012，所述Si襯底1011和所述Si_1-xGe_x外延層1012經過激光再晶化工藝處理后形成所述Si_1-xGe_x/Si虛襯底101。

在本發明的一個實施例中，所述激光再晶化工藝為通過激光掃描熱處理，將所述Si襯底1011上的所述Si_1-xGe_x外延層1012熔化再結晶，其中，激光功率密度為2.85kW/cm²，激光波長為795nm，激光光斑尺寸10mm×1mm，激光移動速度為20mm/s。

在本發明的一個實施例中，所述Si襯底1011為厚度為2μm的單晶Si。

在本發明的一個實施例中，所述Si_1-xGe_x外延層1012的厚度為450～500nm。

在本發明的一個實施例中，所述P型應變Ge溝道層102的厚度為800～900nm。

在本發明的一個實施例中，所述柵極區103包括HfO₂層1031和TaN層1032。